

Manuel Technique

Télévision Couleur Châssis EURO3



Panasonic

TABLE DES MATIERES.

1. ALIMENTATION. -----	1
1.1. - Circuit de veille. -----	1
1.2. - Circuit d'alimentation. -----	2
1.3. - Fonctionnement. -----	2
1-4. Démarrage -----	2
1.4.1. - <i>Pendant la saturation.</i> -----	2
1.4.2. - <i>Au passage ON/OFF.</i> -----	2
1.4.3. - <i>Pendant le blocage.</i> -----	2
1.4.4. - <i>D'Off à ON.</i> -----	2
1.5. - Régulation. -----	2
1.6. - Circuit de protection. -----	3
1.6.1. - <i>Protection contre les surtensions.</i> -----	3
1.6.3 - <i>Protections contre les surconsommations.</i> -----	3
1.6.4. <i>Circuit de Latch.</i> -----	3
1.7. - Secondaire. -----	5
1.8. - Stabilisation. -----	6
1.8.1. - <i>Alimentation 15V.</i> -----	6
1.8.2. - <i>Alimentation 9V.</i> -----	6
1.8.3. - <i>Alimentation 8V.</i> -----	6
1.8.4. - <i>Alimentation 5V.</i> -----	6
1.9.. - Alimentation Audio. -----	6
2. CIRCUIT DE DÉFLEXION (TDA9151). 7	7
2.1. - Description des fonctions. -----	7
2.1.1. - <i>Sortie Horizontale.</i> -----	8
2.1.2. - <i>Sortie Verticale.</i> -----	8
2.1.3. - <i>Sortie E/W.</i> -----	8
2.1.4. - <i>Entrée de protection.</i> -----	8
3. SORTIES V. ET H.. -----	8
3.1. - Driver Horizontal. -----	8
3.2. - Sortie Horizontale. -----	9
3.3. - Sortie verticale. -----	10
3.3.1. - <i>Amplificateur E/W.</i> -----	11
3.4. - Réglage de la géométrie. -----	12
3.5. - Mode panorama. -----	12
4. SECTION TUNER. -----	13
5. SECTION FI. -----	13
5.1. - Etage FI. -----	13
5.2. - LA7577N V.I.F. et S.I.F. -----	13
5.2.1. - <i>S.I.F.</i> -----	13
5.2.2. - <i>V.I.F.</i> -----	13
5.3. - Etages V.I.F./S.I.F pour les modèles SECAM L. -----	14
5.3.1. - <i>Fonctionnement de la V.I.F.</i> -----	14
5.3.2. - <i>Traitement S.I.F. (Sound Intermediary Frequency).</i> -----	15
Mélangeur QSS. -----	15
Démodulateur A.M. -----	15
6. ETAGE DE SORTIE AF. -----	17
6.1. - Muting Arrêt Marche. -----	17
<i>Mode aléatoire.</i> -----	17
7. - ETAGES DE SORTIE R.G.B. -----	17
7-1 Circuit de Modulation de Vitesse. -----	17
<i>Première voie :</i> -----	18
<i>Deuxième voie :</i> -----	18
7-2 Etage de Puissance. -----	18
7-2-1 <i>Contrôle du Cut-off</i> -----	18
<i>Circuit Cut-Off</i> -----	19
7.2.2. - <i>Suppression de spot.</i> -----	19
7.2.3 - <i>Frein de faisceau.</i> -----	19
7.2.4. - <i>Protection.</i> -----	19
8. - GESTION DES C.I. -----	21
9. - TRANSMETTEUR I.R. -----	22
10. - RÉCEPTEUR I.R. -----	22
11- MICROPROCESSEUR (SDA30C164). 22	22
11.1- Fonction du µP. -----	23
11.2. - Horloges. -----	23
11-3 - Commande de contrôle. -----	23
11.4. - Sélection des standards I.F. -----	23
11.5. - Contrôle de l'AGC. -----	23
11.6. - Sub-Woofers on/off. -----	23
11.7. - Commande de la LED de Veille. ----	23
11.8. - Mode 16 : 9 / 4 : 3. -----	23
11.9. - Commande ON/OFF. -----	24
11.10. - Vision panoramique. -----	24
11.11. - Reset. -----	24
11.12. - Arrêt du balayage ligne. -----	24
11.13. - Commutation additionnelle. -----	24
11.14. - Mode AV. -----	24
11.15. - Programmeur de mémoire. (Memory Pack). -----	25
11.16. - Circuit de protection. -----	25
11.16.1. - <i>Protection Frein de faisceau.</i> ----	25
11.16.2. - <i>Détection de la présence de la trame.</i> -----	25
11.16.3. - <i>Détection de la présence de la ligne 12V.</i> -----	25
11.17. - BUS I²C. Généralités. -----	25
11.18. - Bus I²C Application. -----	26
11.19. - Bus I²C 1 SDA et SCL1. -----	26
11.20. - Bus I²C 2 SDA et SCL2. -----	26
11.21. - Bus I²C 3 SDA et SCL3. -----	26
11.22. - Bus I²C 4 SDA et SCL4. -----	26
11.23. - Bus M3L. -----	26
12. - EAROM. -----	27
13. - EPROM. -----	28
14. - FONCTIONS DE LA PCB-E. -----	29
14.1. - Filtre en Peigne SAA4961. -----	30
14.2. - Traitement Vidéo. -----	30
14.2.1. - <i>Circuit By-Pass.</i> -----	31

14.2.2. - Séparation Synchro. -----	31	16.1.6. - Horloge d'affichage et synchro. ----	54
14.3. - Commutations. -----	31	16.2. - Mémoire. -----	54
14.3.1. - Commande du LPF. -----	31	16.2.1. - DRAM interne. -----	54
14.4. - Décodeur Couleur TDA9141. -----	32	16.2.2. - DRAM externe. -----	55
14.5. - Traitement du signal. -----	32	17. IMAGE DANS L'IMAGE (PICTURE IN PICTURE) [PIP] -----	55
14.5.1. - Traitement Luminance. -----	32	17.1. - Fonction. -----	55
14.5.2. - Traitement Chrominance PAL. ---	33	17.2. - Concept de la compression d'image. 55	
14.6. - Traitement NTSC. -----	33	17.3. Traitement du signal. -----	56
14.7. - Traitement SECAM. -----	33	17.4. - TDA9141 (IC1801). -----	56
14.7.1. - Traitement Luminance. -----	33	17.5. - TDA4665 (IC1802). -----	58
14.7.2. - Traitement Chrominance. -----	33	17.6. - SDA9187 (IC1803). -----	59
14.8. - Entrée RGB. -----	33	17.7. - SDA9189 (IC1841). -----	60
14.9. - Traitement Synchro. -----	33	17.7.1. - Modes PIP. -----	60
14.9.1. - Séparation verticale. -----	34	18. - TRAITEMENT AUDIO. -----	61
14.9.2. - PLL horizontal (HPLL). -----	34	18.1.1. - Architecture du MSP3410. -----	62
14.9.3. - Générateur d'horloges. -----	35	18.2. - Etage démodulateur. -----	62
14.9.4. - Détecteur de bruit. -----	35	18.2.1. - Entrées analogiques ANA_IN1,	
14.10. - Ligne à Retard 1H (TDA4665). ----	35	ANA_IN2. -----	63
14.11. - Traitement vidéo R.G.B. TDA4780.36		18.2.2 - Horloge -----	63
14.12 SYNCHRO -----	38	18.2.3 - Etage démodulation. -----	63
15. - FONCTION DE LA PCB F. -----	39	18.2.4. - Décodeur NICAM. -----	63
15.1. - Description générale. -----	39	18.2.5. - Traitement FM. -----	64
15.2. - Réduction du scintillement. -----	40	18.2.6. - Traitement de base de signal Audio.64	
15.2.1. - Autres Actions. -----	41	18.2.7. - Traitement AM et SCART. -----	64
15.3. - A/D convertisseur (SDA9205). -----	41	18.3. - Sortie Audio. -----	65
15.4. - V-processeur (MB87D202). -----	42	18.3.1. - Voie Loudspeaker du MSP. -----	65
15.4.1. - Résumé des diverses fonctions. ----	42	18.3.2. - Réglages : Graves Aigus. -----	65
15.5. - Fonctions générales. -----	43	18.3.3. Infra Grave (Loudness). -----	65
15.6. - Description des circuits. -----	43	18.3.4. - Effet Spatial. -----	65
15.6.1. - Détecteur de mouvement [MD]. ---	44	1) Effet de Pseudo Stéréo. -----	65
15.6.2. - Réducteur de bruit [NR]. -----	44	2) Effet d'Ambiance stéréo. -----	65
Traitement luma. -----	44	18.3.5. - Sortie casque. -----	66
Traitement Chrominance. -----	44	18.3.6. - Sortie A.V. (SCART). -----	66
15.6.3. - Filtre Vertical. -----	45	19. COMMUTATIONS AUDIO / VIDEO.66	
Entrées luminance RAM μ P. -----	45		
Entrées chrominance RAM μ P. -----	45		
15.7. - Interpolation ligne. -----	45		
15.7.1. - Etage de sortie μ P DFU. -----	46		
15.8. - Contrôle. -----	46		
15.9. - Mode Zoom. -----	47		
15.10. - Mémoires de trame et de ligne. ----	48		
15.11. - DFU (UPD93193GF). -----	49		
15.13. - Générateurs d'Horloges.(SDA9257)51			
16. - TRAITEMENT TÉLÉTEXTE. -----	52		
16.1. - Fonctionnement. -----	53		
16.1.1. - Extraction et asservissement. (Sync			
Slicer, Timing Stage). -----	53		
16.1.2 - Acquisition de donnée. -----	53		
16.1.3 - Interface d'acquisition (Aquisition			
Interface). -----	54		
16.1.4 - Processing Unit (PU). -----	54		
16.1.5. - Générateur de caractères. -----	54		

1. ALIMENTATION.

L'alimentation du châssis Euro3 est réalisée par le CI AN8029 qui commande l'interrupteur Q8901.

Une alimentation de veille est requise afin de réduire la consommation.

1.1. - Circuit de veille.

Le circuit de veille situé sur la PCB--D et fourni du 5v. Ce 5V est utilisé afin de maintenir sous tension la réception Infrarouge, le µp de gestion, et l'EPR0M.

La tension principale est appliquée à partir de l'interrupteur S801 via le connecteur M2 vers D1 sur la PCB-D. La tension AC est appliquée au primaire du transformateur T801 et sur le contact ouvert du relais RL806. La tension secondaire est redressée par le pont D846, appliquée sur le collecteur de Q852 monté en régulateur série. La base de Q852 est alimentée via D847 et C847 puis régulée par une Zener programmable, IC851 analyse et régule la


tension de veille via le diviseur potentiométrique (R853, R858)

dont le point milieu est appliqué sur l'entrée R du régulateur. Toutes variations de charge détectées par la broche R d'IC851 entraîne une variation de la tension de cathode K inverse, ce qui permet à Q852 de réguler le 5V.

La tension secondaire mentionnée plus haut est appliquée via Q851 et l'enroulement du solénoïde RL 806 en charge du collecteur de Q846. Lorsque Q846 est bloqué, le TV reste en état de veille la LED correspondante est allumée.

Lorsque le récepteur I R est activé, l'information est transmise au µP de gestion broche 39 via Q1191 qui amplifie le signal à 5V . A ce moment la broche 52 du µP passe à niveau bas (L) . Ce niveau bloque Q848, via la broche 1 d'E10 et D11, saturant de Q846. Cette saturation entraîne la conduction de Q851, le solénoïde est alors activé. La tension secteur est, de fait, appliquée sur le pont de diodes principal D807.

En fonctionnement normal, un 12V issu de l'alimentation principale supplante la tension de veille. Si cette tension disparaît, le TV s'arrêtera rapidement.



1.2. - Circuit d'alimentation.

Un AN 8029 est utilisé pour réguler et commander l'interrupteur Q801. L'utilisation d'un MOS FET permet de réduire la puissance dissipée.

1.3. - Fonctionnement.

La tension secteur après redressement, est appliquée sur le Drain du MOS FET via l'enroulement PU- P de T802.

1-4. Démarrage

La tension détectée broche 7 D'IC801 (AN8029) détermine le fonctionnement de l'alimentation. La capacité de démarrage C823 se charge via le circuit de démarrage constitué de l'enroulement PU-P2 de T802 et des résistances R820, R821. Cette tension est appliquée via la broche 7 sur le générateur de tension de référence interne, le circuit Start / Stop et l'étage de contrôle.

Lorsque la tension Vcc broche 7 atteint environ 14.9V, IC 801 commence à être opérationnel et commande le MOS FET Q801. Un courant circule dans l'enroulement PU-P1 via Drain/Source.

La variation de Flux dans l'enroulement primaire entraîne l'apparition d'une FEM aux bornes de l'enroulement V1-V2. Cette FEM alimente la broche 7. Cette tension croît lentement afin d'éviter la décharge de C823. Si la tension aux bornes de C836 descend sous 6.3V IC 801 s'arrêtera.

En résumé : une courte période après qu'I.C. 801 ait démarré, et jusqu'à ce que la tension de V1-V2 soit suffisante pour polariser la broche 7 de manière stable, l'enroulement PU-P2 est utilisé pour maintenir la tension broche 7 ainsi que la charge de la capacité C823.

1.4.1. - Pendant la saturation.

Lorsque Q801 est saturé C812 se charge à une tension prédéterminée (0.9V). En même temps C816 se charge à courant constant.

1.4.2. - Au passage ON/OFF.

Lorsque C816 a atteint 0.7V, la sortie de l'oscillateur s'inverse, Q801 se bloque, C816 est déchargé rapidement la tension aux bornes de C816 est proche de 0V.

1.4.3. - Pendant le blocage.

Durant la période de blocage C812 se décharge via R811 suivant le θ C812, R811.


1.4.4. - D'Off à ON.

Lorsque la tension aux bornes de C812 est descendue autour de 0.1V et que l'entrée broche 1 (analyse de l'état de charge du Transformateur) signale qu'il n'y a plus de variation de flux, alors la sortie de l'oscillateur s'inverse et Q801 se sature à nouveau.

1.5. - Régulation.

La durée de saturation est déterminée par le contrôle de la charge de C816 via le Photo-Coupleur D815, lequel est relié à la broche 9 d'I.C. 801 via R829

Le courant du photo-coupleur varie en fonction de la tension de sortie d'IC845, broche 2. IC845 analyse la tension +B de 150V. La figure ci-dessous montre l'évolution du temps de conduction en fonction du courant via D815.



Si la tension secteur augmente ou que le courant secondaire diminue la tension +B tant à augmenter ce qui entraîne une augmentation de courant dans le Photo Coupleur ce qui accélère la charge de C816, réduisant ainsi le temps de conduction de Q801

1.6. - Circuit de protection.

Le circuit se bloque lorsque la température du C.I. atteint 150°.

1.6.1. - Protection contre les surtensions.


Si la tension, broche 7, atteint 18V, le C.I. passe en protection. Cette mesure est valable pour des surtensions tant primaires que secondaires.

1.6.3 - Protections contre les surconsommations.

Cette protection est assurée par l'analyse de la variation du courant de drain. Le courant, drain / source, passe au travers de R823/R825, la DDP apparaissant aux bornes est appliquée sur IC 801, broche 4, via R822 à un comparateur interne. Si la tension excède une certaine valeur la sortie passe à niveau bas, bloquant Q801.


1.6.4. Circuit de Latch.

La bascule, constituée de Q803/Q804 impose le passage à niveau bas du signal de commande issu de la broche 6, bloquant Q801. Le blocage de Q801 implique une augmentation de l'impulsion de commande.



Dans ces conditions la broche 7 décroît jusqu'à 6.3V, puis remonte jusqu'à 14.9V et ainsi de suite tant que la bascule est ON.

L'initialisation de la bascule ne peut se faire qu'après extinction du TV et avoir déconnecté celui-ci du secteur




1.7. - Secondaire.

Le secondaire fournit les alimentations suivantes :

- 150V pour la Ligne
- 24V pour le Driver
- +/- 18V pour l'audio
- 12V et 5V pour les circuits périphériques et numériques.

Quoique l'alimentation soit relativement stable aux variations rapides, il s'avère nécessaire de stabiliser les tensions alimentant les circuits numériques.

En plus des lignes d'alimentations citées ci-dessus, un 8V et un 9V additionnels sont générés. Les alimentations ne nécessitant pas de régulation particulière sont : 150V, 24V, +/- 18V



1.8. - Stabilisation.

1.8.1. - Alimentation 15V.

La tension 15V issue de la broche 16 de T802 est appliquée directement sur le connecteur D12 et vers la PCB-E via le connecteur E6 broche 10.

Sur la PCB-E, le 15V est appliqué sur le collecteur de Q3801 monté en régulateur série. La tension est stabilisée à 12V par les Zeners D3801/3802.

1.8.2. - Alimentation 9V.

L'alimentation 9V est issue du 12V. Celui-ci est appliqué sur la broche 1 d'IC3804, la sortie broche 3 fournit le 9V qui alimente :

- Le Tuner situé sur la PCB-E.
- Les circuits de commutation AV situés sur la PCB-H.

1.8.3. - Alimentation 8V.

L'alimentation 8V est issue du 12V. Celui-ci est appliqué sur la broche 1 d'IC3801, la sortie broche 3 fournit le 8V qui alimente :

- Sur la PCB-E
- IC603 - Traitement R.G.B.
- IC601 - Décodeur couleur
- IC2001 - MSP3410
- IC2302 - Processeur Sub-Bass 3D
- La PCB-F est ses circuits périphériques.
- La PCB-G et le décodeur couleur IC1801.

1.8.4. - Alimentation 5V.

La tension 5V issue de la broche 15 de T802 est appliquée sur le collecteur de Q850 monté en régulateur série. La tension est stabilisée par IC852.

Q852 monté en régulateur série. La base de Q852 est régulée par une Zener programmable IC852 analyse la variation de tension via le diviseur potentiométrique (R892, R894) dont le point milieu est appliqué sur l'entrée R du régulateur. Toute variation de tension détectée par la broche R d'IC852 entraîne une variation de la tension de cathode K inverse, ce qui permet à Q852 de réguler le 5V.

1.9.- Alimentation Audio.

Les impulsions de la broche 12 de T802 sont redressées par D848. La tension redressée est appliquée sur l'émetteur de Q847 et via R873 sur l'émetteur de Q845.

Dans le même temps les impulsions broches 13 de T802 sont redressées par D849 et fournissent +18V alimentant la broche 5 des TDA2030.

Les TDA2030 sont alimentés en symétrie. Le -18V fourni par la broche 14 de T802 est appliqué sur la broche 3 du TDA2030.

Le TDA se trouve donc alimenté sous 36V symétrique. Cette tension est trop importante à faible puissance , aussi est-il nécessaire de la diminuer. En réduisant la tension + 18v , la totalité de l'alimentation diminuera. Si la charge du TDA augmente , la tension aux bornes de R870 aussi, ce qui entraîne la conduction de Q847. La conduction de Q847 augmente la polarisation de base de Q845 par rapport à son émetteur, ce qui réduit la tension d'alimentation du TDA 2030. Mais en réduisant la tension d'alimentation du TDA 2030 la puissance de sortie s'en trouve affectée. Ceci est compensé par l'augmentation de courant dans R863/R865.

2. CIRCUIT DE DEFLEXION (TDA9151).

Généralités.

La déflection est contrôlée dans le châssis EURO3 par IC401 (TDA9151). Le TDA9151 se présente sous la forme d'un boîtier 30 broches DIL. Ce circuit est particulièrement adapté pour être utilisé aussi bien dans des montages analogiques que numériques grâce à ses hautes performances de synchronisation et son processeur de déflection programmable. Aussi bien en mode auto que via le BUS I²C. Ce circuit admet trois fréquences d'horloge 6.75, 13.5 ou 27MHz.

2.1. - Description des fonctions.

Le TDA9151 requiert trois signaux pour fonctionner.

Le "Line-Locked- Clock" (LLC) broche 14 issu de la PCB-F, broche 12 d'IC151 (Clock Buffer).

Le Bus I²C "Serial Data" et "Serial Clock" broches 17 et 18.

Sans LLC le TDA9151 ne peut pas fonctionner (pas de synchro interne).


La transmission du Bus I²C est requise afin de rendre le composant apte aux tâches qui lui sont demandées. Une fois que les opérations ont commencées, le CI utilise les signaux HA et VA, broches 13 et 12, pour générer les signaux de commande Horizontale et Verticale.


Ces signaux viennent de la PCB-F, processeur V, broches 100 (HA) et 99 (VA)

Si le signal LLC est absent, les sorties se trouvent bloquées. Il en résulte que :

- La commande de ligne est inhibée dans les 2ms.
- Le courant de corrections E/W est réduit à Zéro.

- Le courant de déviation Verticale est réduit à 20% dans les 100ms. Le signal LLC, appliqué broche 14, est pré-divisé afin de fournir les horloges internes. La broche 5 du TDA, "Line Locked Clock Selection" (LLCS), permet de déterminer l'échelle de prédivision.





2.1.1. - Sortie Horizontale.

La commande Ligne sort broche 20 et est asservie au retour ligne par le "Fly Back Pulse" (FBP) broche 1.

Afin d'améliorer la linéarité des tubes 16/9, une impulsion d'Off Center Shift" (OFCS) est appliquée sur IC 1401 (PCB-D) via la broche 8 d'E5.

2.1.2. - Sortie Verticale.

Les sorties verticales (VoutA et VoutB) broches 10 et 11 sont appliquées sur le circuit de puissance trame IC451 (PCB-E).

2.1.3. - Sortie E/W.

Le signal de correction E/W (broche 6, IC 401) est appliqué sur la broche 12 d'IC451.

Le courant de référence commun à la correction E/W et à la trame est fixé par la broche 8 d'IC401 (RCONV).

L'entrée broche 7, permet d'analyser les variations THT via la ligne 150V.

2.1.4. - Entrée de protection.

L'entrée, broche 3, reçoit l'image de la tension THT via le pont diviseur R402/R403. Si la tension est supérieure à 3.9V :

- La déflexion horizontale s'arrête.
- Le courant de corrections E/W est réduit à Zéro.
- Le courant de déviation Verticale est réduit à 20% dans les 100ms.

3. SORTIES V. ET H..


3.1. - Driver Horizontal.

L'impulsion ligne (1 Vcc), issue de la broche 20, est appliquée via la broche 6 du connecteur E5 sur C501 (PCB-D)

La diode D502 permet la décharge rapide, durant la période de blocage de Q502, de C501.

L'étage driver est à même de fournir un courant de 0.9Amp au transformateur T501 (rapport de transformation 7:1)

La surtension est limitée par le réseau RC R506, R507, C502. Le transformateur driver fonctionne en opposition c'est-à-dire, quand Q502 est saturé, Q552 est bloqué.



3.2. - Sortie Horizontale.

Le circuit de base se compose essentiellement d'un étage à basse impédance constitué par l'enroulement secondaire de T501 et de R554. La résistance parallèle R569 amortit l'étage, pour s'assurer que la commutation soit suffisamment rapide et que la décharge des porteurs dans la jonction de base soit effective.

En pratique le circuit du modulateur à diodes D571 réduit la charge du TZ ligne. Ce type de TZ comporte la diode de récupération entre Emetteur/Collecteur.

Le fonctionnement inverse de l'interrupteur a lieu durant la première moitié du balayage, durant la seconde moitié le TZ fonctionne normalement en saturation. L'interrupteur n'est réellement bloqué que pendant le bref moment du retour ligne.

En raison de la basse impédance du circuit déjà décrit précédemment, il est possible de faire passer des variations de courant entre +0.9A et -0.9A. On peut imaginer que le courant d'émetteur (4.5A) cause un flux important de porteurs dans les jonctions N-P et P-N.

L'on se doit de mentionner que le pulse de commande est adapté à la double utilisation de Q552 (bloqué saturé). En principe, le temps de

retour est fixé à 6 μ s et le temps de balayage à 26 μ s, mais il est amené à 10 μ s de retour et 22 μ s d'aller.

La tension d'alimentation est fixée à 150V. Le contrôle du temps de commutation, durant la durée ligne, correspond au temps de commutation du circuit résonnant.

Le TZ ligne fonctionne suivant trois états : Conducteur, Inversement Conducteur et Bloqué. Le processus de décharge et de charge produisant le temps de balayage et le retour ligne est fixé par C554 et L572/L573.

C'est seulement pendant la période de 6 μ s que Q554 est bloqué.

La capacité C554, en parallèle dans le circuit résonnant, génère la partie positive de la sinusoïde de retour.

La tendance naturelle d'un circuit résonnant est de transférer les charges stockées dans la capacité vers l'inductance sous forme d'énergie magnétique et en inversant ses polarisations. Ceci forme la partie négative de la sinusoïde. Ce régime de fonctionnement fournit une oscillation entretenue qui s'amortit. C'est à ce moment qu'intervient la diode de récupération, interne à Q552, afin d'établir le temps de balayage.

3.3. - Sortie verticale.

Le TDA8350Q est un circuit de puissance trame, fonctionnant de 50Hz à 120Hz en trame et de 15KHz à 64KHz en ligne. Ce circuit attaque le déviateur trame en liaison directe, et fournit la commande driver des corrections E/W

Le signal de commande trame attaque les entrées différentielles, 1 et 2, d'IC451 (TDA8350Q). La résistance R451 détermine le courant de déviation.


Le déviateur, connecté entre les broches 4 et 7, est piloté en opposition de phase. Les résistances R455 et R454, en série avec le déviateur, fournissent l'image du courant de déviation en CR broche 3.

La tension de retour est fixée par une alimentation additionnelle. Cette tension

additionnelle est appliquée broche 8 pour être utilisée pendant le retour trame.

L'étage de sortie est protégé par :

- Protection thermique.
- Protection contre les courts-circuits entre les broches 5 et 6.
- Protection contre les courts-circuits entre les sorties, l'alimentation et la masse . La sortie du circuit de protection se situe broche 10 (V0 (Guard)). elle est active :
 - a)- lors des retours ligne et trame
 - b)- dans les cas d'un court circuit du déviateur ou d'un court circuit des sorties 5 et 9 avec l'alimentation ou la masse.
 - c)- dans le cas d'un fonctionnement en boucle ouverte.
 - d)- dans le cas de l'activation de la protection thermique.
 - e)- ce signal est utilisé pour bloquer le TRC (Blanking).




3.3.1. - Amplificateur E/W.

Le TDA8350 (IC451) contient l'amplificateur E/W qui fournit la parabole. Ce signal contient toutes les corrections de largeur image, ainsi que les corrections E/W. L'étage de sortie d'IC 451 est de structure simple, en fait un ampli opérationnel.

Le signal parabolique rentre sur l'entrée inverseuse de l'ampli, broche 1 et 2. L'entrée non

inverseuse broche 13 est polarisée en statique et détermine le point de fonctionnement. La sortie broche 11 d'I.C. 451 fournit un signal parabolique amplifié d'environ (15Vpp). Il est appliqué sur la PCB-D au TZ Q573 et Q574 montés en Darlington et générateurs de courant . La Self L571 sert d'amortissement au déviateur en dérivant une partie du courant de déviation durant l'aller du balayage au rythme de la parabole.



3.4. - Réglage de la géométrie.

Les tubes 16 : 9 nécessitent un circuit de correction additionnel afin d'annuler l'effet du champ magnétique terrestre.

Sur le châssis EURO3, IC 1401 remplit ce rôle il se compose de deux amplificateurs opérationnels montés en push-pull. IC1401 fournit une polarisation continue ajustable par l'utilisateur via l'affichage sur écran (OSD).

Ce réglage comporte 53 pas (+ 26/-27)

Lorsque la valeur croît, le courant augmente broche 19 d'IC401 ce qui la rend plus positive. Le signal est appliqué broches 3 et 6 d'IC1401.


L'augmentation de courant implique une diminution du courant dans l'ampli-op 1 dont la

sortie décroît et une augmentation du courant dans l'ampli-op 2 dont la sortie s'accroît. Le résultat est une rotation de l'image dans le sens des aiguilles d'une montre.

De la même manière, la diminution de courant implique une augmentation du courant dans l'ampli-op 1 dont la sortie s'accroît et une diminution du courant dans l'ampli-op 2 dont la sortie décroît. Le résultat est une rotation de l'image dans le sens inverse des aiguilles d'une montre.

La CR de l'ampli-op 1 se fait par R1407, le gain est déterminé par R1404/R1407.


La CR de l'ampli-op 2 se fait par R1413, le gain est déterminé par R1413 et R1412/R1411.



3.5. - Mode panorama.

Quand le mode panorama est sélectionné par l'utilisateur la broche 35 du μP est commutée à niveau Haut. Ce signal est appliqué sur la base du TZQ572 via la broche 3 de D11.

Q572 se commute actionnant RL571, L572 est alors court-circuitée. Il en résulte que le balayage dans les domaines des corrections E/W doit être réglé.



4. SECTION TUNER.

La section tuner se situe sur la gauche de la PCB

E. Elle se caractérise par :

- (1) Haute impédance d'entrée.
- (2) Faible rayonnement du Tuner.
- (3) Faible interférence.

Ce tuner est conçu pour recevoir l'ensemble des émetteurs, couvrant les bandes I, III, IV, V, l'Hyper-bande entre 300 et 470MHz et l'Inter-Bande. Ces fréquences présentent un intérêt grandissant devant l'accroissement des réseaux câblés.

Pour couvrir les fréquences allant de 47Mhz à 681Mhz, une répartition en trois bandes est utilisée.

L'extrême largeur de bande demandée exclut l'utilisation de commutation de bandes par de simples diodes.

Pour ces raisons, chaque bande comporte son étage de polarisation, ses circuits de correction et ses filtres de bandes optimisés par des varicaps.

5. SECTION FI.

La section FI contient la démodulation vidéo et audio de la plupart des standards.

Le tableau page 23, résume la liste des standards mondiaux.

Afin que les explications soient les plus concises possible, la description de la FI se fera en standard BG. La description des autres standards se limitera aux spécificités.

Le signal FI est appliqué symétriquement sur le filtre X104 qui partage le signal en FI image et en FI Son, plus, l'inter-porteuse image.

Un SAW Filter est un filtre piézo-électrique mono-cristalin. Ses caractéristiques font qu'il rejette considérablement (50db) la porteuse audio, ainsi que le canal adjacent .

Comme sur le châssis EURO1 le châssis EURO3 utilise un seul étage Tuner FI.

5.1. - Etage FI.

L'étage FI du châssis EURO3 utilise deux étages FI différents, l'un pour les standards B/G/I/D/K

en utilisant le circuit LA7577, l'autre pour le standard L avec le TDA9814.

5.2. - LA7577N V.I.F. et S.I.F.

Le signal FI venant du tuner est appliqué via la broche 1 de B1 et via X101 sur la broche 1 du SAW Filter X104, séparant ainsi le son de l'image.

5.2.1. - S.I.F.

La FI audio qui sort de la broche 5 de X104 est bufferisée par Q102 puis amplifiée par Q104 avant d'être appliquée sur la broche 8 d'IC101.

Le signal est alors préamplifié contrôlé par l'A.G.C. SIF . Il est appliqué sur le SIF MIX, afin d'être converti en inter-porteuse contrôlée par l'oscillateur VCO (broches 15 et 16).

Le signal passe alors dans un filtre Passe Haut atténuant les restes de composante vidéo.

Le signal sortant broche 22 n'est pas encore démodulé, cela sera le rôle du MSP3410.

Le son FM sort broche 22 ainsi que le son NICAM .

Le signal son, FM ou NICAM, est amplifié par Q103 puis bufferisé par Q105.

A partir de là, le signal est appliqué sur le MSP3410 broche 58 via la broche 13 de B1.

5.2.2. - V.I.F.

La FI image sortant du SAW Filter, X104, broches 6 et 7, est appliquée sur les entrées 5 et 6 d'IC101. Le signal est alors amplifié puis contrôlé par le circuit d'A.G.C.. Si le niveau du signal excède 66db l'A.G.C. du Tuner est alors activé, afin de réduire le gain . Le contrôle de l'A.G.C. est réalisé de manière interne et sort broche 10. Il est réglable par le potentiomètre R160 broche 4.

La référence et le temps de réponse de l'A.G.C. sont automatiquement adaptés au standard sélectionné.

Le standard sélectionné est régi par l'oscillateur du VCO broche 15 et 16 d'IC501.

La tension de CAF est générée par le CI avec L107, connectée broche 11 et 12.

La tension de sortie de CAF est disponible broche 14 et appliquée sur l'entrée de CAF du Tuner.


Le signal vidéo sortant broche 17 d'IC101 est appliqué sur une trappe audio puis broche 19 où il est amplifié, il ressort broche 21.

Le signal est bufferisé par Q106 puis appliqué broche 5 de B1, vers le circuit de commutation AV situé sur la PCB H.

A ce moment le signal prend deux directions :

⇒ l'une vers IC1301 sur la PCB E (reconnaissance de standard)

⇒ l'autre sur la PCB G pour le P.I.P. (Image dans l'image).



5.3. - Etages V.I.F./S.I.F pour les modèles SECAM L.

Le circuit FI utilisé est très similaire au modèle précédemment étudié. Le circuit TDA9814 (28 broches) réalise la FI

Le signal FI issu du tuner est appliqué, via la broche 1 de B1, sur deux voies :

- a) pour la vidéo, broche 1 de X104 puis vers les broches 1 et 2 d'IC101
- b) pour l'audio, via Q106, le signal est appliqué sur les circuits de commutations de standard permettant de choisir entre B/G et L/L'.

La commutation est réalisée par trois TZ, Q104/105/107 et deux diodes Q103/104. Le contrôle est effectué par le µp IC1101, situé sur la PCB E, par les lignes de commande P1/P2. Ces deux signaux de commande sont appliqués sur les broches 7 et 9 d'IC101.

La broche 9 permet de sélectionner entre les standards L/L'. Une fois la sélection effectuée le signal SIF est appliqué sur X105 (broches 1 et 2)

les sorties 4 et 5 allant sur les broches 27 et 28 d'IC101.

Pour les standards B,G,I,D,K, le signal, via la diode D103, est appliqué broche 1 du SAW filter. Pour les standards L, L', le signal, via le TZ Q105, est appliqué broche 2 du SAW filter X105.

5.3.1. - Fonctionnement de la V.I.F.

Le signal V.I.F. est appliqué broche 1 et 2 sur le contrôle de gain (A.G.C.) . Le circuit d'A.G.C. fournit la commande d'A.G.C, tuner broche 16, le réglage est réalisé par R129 broche 4 d'IC101.

La sortie V.I.F. est partagée en deux voies :

⇒ la première est appliquée au détecteur de phase du VCO (broches 21 et 22). Ce VCO peut être ajusté pour le Standard L'. Le réglage se réalise broche 9 par P122 ainsi que la commutation. Le circuit interne du VCO contrôle aussi le détecteur d'A.F.C. Cette tension de contrôle, (broche 20), est transformée en courant avant d'être appliquée au Tuner.

⇒ La deuxième voie est appliquée au circuit démodulateur vidéo et amplificateur. Le signal sort broche 18, passe dans les trappes audio X103 et X102 puis est appliqué broche 19. Le signal vidéo est alors amplifié (2Vp-p) et adapté avant de sortir broche 8. Q103 monté en émetteur suiveur applique le signal en 5 de B5 vers les circuits de commutation AV situés sur la PCB H, avant d'être appliqué sur la PCB E via E15.

A partir de ce point le signal vidéo prend deux directions.

⇒ La première vers IC1301 traitement des standards vidéo.

⇒ La seconde, vers le traitement de l'image dans l'image PCB G.

5.3.2. - Traitement S.I.F.(Sound Intermediary Frequency).

La F.I. sélectionnée issue des standards B,G,I,K,D,L, et L' est appliquée sur les broches 27 et 28 d'IC101 et ensuite dirigée vers deux amplis S.I.F. consistant en deux amplis différentiels couplés en A.C.

La détection d'A.G.C. en relation avec le niveau FI présent aux broches 27 et 28 permet d'assurer un niveau de porteuse constant avant d'appliquer le signal aux circuits QSS et démodulateur AM.

Mélangeur QSS.


La FI son B,G,I ou D,K est convertie en inter porteuse par le VCO. Celle-ci passe au travers d'un filtre passe haut permettant d'atténuer la composante vidéo avant d'être disponible broche 17. A partir de ce point deux voies se présentent

a) En D, K le signal est appliqué directement via 14 de B1 sur la broche 60 du MSP3410 .

b) En B, G, I le signal est amplifié puis bufferisé par Q102 et Q101 avant d'être appliqué sur le MSP3410.

Démodulateur A.M.

En L, L' le signal modulé est appliqué au démodulateur,(FM detector AF amplifier). La sortie démodulée, broche 10 d'IC101, est alors envoyée vers la broche 55 du MSP3410.



Désaccoutation Audio.	Modulation audio.	Polarisation modulation.	Bande Inférieure	Bande Supérieure	Canal adjacent vs Fréquence. Image.	Porteuse audio.	Largeur du canal.	Largeur de bande.	Nb de trames.	Entrelacement.	Fréquence H.	Fréquence Verticale.	Nb lignes.	Pays Concernés.	SYSTÈME.
50ms	FM +/- 50KHz	AM/Neg	0.75MHz	5MHz	-1.25MHz	+ 5.5MHz	7MHz	5MHz	25	2/1	15.625kHz	50Hz	625	CCIR Europe Ouest	B
50ms	FM +/- 50KHz	AM/Neg	0.75MHz	6MHz	-1.25MHz	+ 6.5MHz	8MHz	6MHz	25	2/1	15.625kHz	50Hz	625	OIRT Europe Est	D
50ms	FM +/- 50KHz	AM/Neg	0.75MHz	5MHz	-1.25MHz	+ 5.5MHz	8MHz	5MHz	25	2/1	15.625kHz	50Hz	625	CCIR Europe Est	G
50ms	FM +/- 50KHz	AM/Neg	0.75MHz	5MHz	+/-2.83MHz	+ 5.5MHz	8MHz	5MHz	25	2/1	15.625kHz	50Hz	625	CCIR Europe Est	H
50ms	FM +/- 50KHz	AM/Neg	0.75MHz	5.5MHz	-1.25MHz	+ 6MHz	8MHz	5.5MHz	25	2/1	15.625kHz	50Hz	625	ANGLAIS	
50ms	FM +/- 50KHz	AM/Neg	0.75MHz	6MHz	-1.25MHz	+ 6.5MHz	8MHz	6MHz	25	2/1	15.625kHz	50Hz	625	OIRT Europe Est	K
50ms	FM +/- 50KHz	AM/Neg	1.25MHz	6MHz	-1.25MHz	+ 6.5MHz	8MHz	6MHz	25	2/1	15.625kHz	50Hz	625	OIRT Europe Est	K1
Aucune	AM	AM/Pos	1.25MHz	6MHz	-1.25MHz	+ 6.5MHz	8MHz	6MHz	25	2/1	15.625kHz	50Hz	625	FRANCE AIS	L
25ms	FM +/- 25KHz	AM/Neg	0.75MHz	4.2MHz	-1.25MHz	+ 4.5MHz	6MHz	4.2MHz	30	2/1	15.750kHz	60Hz	525	USA Japan	M
25ms	FM +/- 25KHz	AM/neg	0.75MHz	4.2MHz	-1.25MHz	+ 4.5MHz	6MHz	4.2MHz	25	2/1	15.625kHz	60Hz	625	Argentine Uruguay	N

6. ETAGE DE SORTIE AF.

Les deux signaux de sortie AF sont appliqués sur les broches 28 (L) et 29 (R) du MSP3410 IC2001.

Les signaux sont appliqués sur les TZ Q2003 et Q2004, ils sont utilisés en adaptateur d'impédance de telle sorte que les interférences, entre les lignes audio d'IC2001 et les sorties, soient minimum.

Les signaux, gauches, droits, sont aiguillés sur deux lignes .

Sur la première ligne, ils sont additionnés via R2317 et R2318 avant d'être appliqués sur la broche 3 d'IC2302.

IC2302 traite le signal pour le Sub Woofer (Graves) en retirant les fréquences élevées. Le signal de sortie est disponible broche 1.

Le signal audio est alors appliqué broche 5 d'IC2302 via R2320 et R2313 puis de la sortie broche 7 appliqué sur la broche 1 d'I.C. 2301.

Le signal est alors amplifié et, de la broche 4, appliqué sur le connecteur E24 vers l'HP.

Sur la deuxième ligne, les signaux gauches droits sont appliqués respectivement sur les broches 1 d'IC251 (Droite et IC252 (Gauche). En broche 4 d'IC 251 et 252 les signaux amplifiés sont dirigés vers le connecteur E26.

Le facteur d'amplification des TDA2030 (IC2301, IC251, IC252) est contrôlé par la boucle de CR situé entre les broches 4 et 2.

Sur les entrées respectives de chaque voie audio on trouve les circuits de Muting Q251, Q252 et Q2301. Le muting est réalisé de deux manières :

- 1) Muting Arrêt / Marche et Sécurité
- 2) Mode aléatoire

6.1. - Muting Arrêt Marche.

A la mise sous tension le muting est réalisé par Q2006.

Q2006 se sature lorsque la ligne 12V, via D2006 qui est appliquée sur la base de Q2006, atteint 12V rendant la base plus positive que l'émetteur. Le niveau haut est appliqué via D2008 sur les bases des TZ Q251 et 252 et via D2304 Q2301. Ce niveau haut sature ces transistors rendant actif le muting.

Cet état se maintient tant que la capacité C2054 se charge à 12V, via R2020.

Au moment de l'arrêt la ligne 12V disparaît rapidement. La capacité C2054 se décharge via D2005 .La capacité C2055 qui était chargée à 5V par la ligne 5VSB rend l'émetteur de Q2006 positif par rapport à sa base, le TZ se sature .La tension emmagasinée dans C2055, ne pouvant se décharger dans la ligne d'alimentation grâce à D2006 et D2007, sature Q2006. Le niveau haut est appliqué comme précédemment sur Q251, Q252 et via D2304 Q2301.

En plus des circuits décrits ci-dessus le circuit de Muting gère aussi les circuits suivant , :

- 1) Sortie casque sur la PCB M Q2401 et Q2421.
- 2) Moniteur Audio PCB H via Q3101 et Q3102
- 3) Sorties audio AV1/AV4 via Q3103/Q3104
- 4) Sorties audio AV2 via Q3105 et Q3106
- 5) Sur la PCB dolby les signaux, Gauche ,Droite ,Centre et Surround via Q2505, Q2508, Q2510, Q2512, Q2515.

Mode aléatoire.

Lors d'un changement de programme ou de recherche de station la broche 4 du MSP 3410 est maintenue à niveau bas. Cela commute la zener D2003 imposant un niveau bas sur la base de Q2005 qui se sature. La ligne 12V via la jonction émetteur / collecteur et D2004 est appliquée sur les circuits décrits ci-dessus.

7. - ETAGES DE SORTIE R.G.B.

La PCB Y comporte non seulement l'étage de sortie couleur mais aussi le circuit de Modulation de Vitesse. Le signal RGB est issu de la PCB-E via E4 . Les signaux RGB venant d'IC603, broches 20, 22 et 24 font environ 5V p/p.

7-1 Circuit de Modulation de Vitesse.

Le signal RGB est appliqué sur le connecteur Y2 broches 3, 4 et 5. A partir de ce point le signal est séparé en deux voies.

⇒ La première voie, vers les résistances de matricage.

⇒ La deuxième voie, vers les trois lignes à retard qui seront détaillées ultérieurement.

Première voie :

Le réseau de matricage est constitué des résistances R901, R902 et R903, créant ainsi une pseudo luminance, appliquée sur la base de Q902 puis différenciée par le réseau RC C901 et R907. Comme le circuit S.V.M. traite le signal R.G.B. cela permet d'utiliser ce circuit tant pour le Télétex que pour l'O.S.D.

Le signal différencié est appliqué sur le buffer Q902 puis sur le Darlington complémentaire Q903 et Q904. Cette configuration permet d'obtenir un plus grand gain en courant, environ 5 fois.

Le signal est pré accentué par Q905 et le réseau RC, C906 et R914. Il est appliqué aux deux push-pull montés en miroir.

Les TZ Q905 et Q906 permettent d'attaquer l'étage de sortie en basse impédance.

Les deux TZ Q908 et Q909 fournissent un signal d'environ 35Vp-p, à l'attaque de la bobine de S.V.M., via les broches 1 et 5 de Y5.

La bobine de S.V.M est amortie par R929.

Le TZ Q901 analyse et contrôle le courant de modulation via l'émetteur de Q909.

Si le courant de sortie augmente, le TZ Q901, dont la linéarité est assurée par C905 et R934, conduit graduellement, réduisant ainsi le courant dans la bobine de S.V.M. Inversement si le courant de sortie diminue.

Deuxième voie :

Elle est constituée de trois lignes à retard et des amplis de cathode. En effet un retard de groupe apparaît, dû au traitement du circuit S.V.M., ce retard atteint 100ns pour un C.R.T. de 70cm, il est corrigé par L351, L361 et L371.

La perte d'amplitude due aux L.A.R. est compensée par trois préamplificateurs. Ces trois étages sont identiques, seul le Bleu sera décrit.

La voie bleue est appliquée, via l'émetteur / suiveur Q3182 et L371, sur la broche 3 de IC371 (TDA611Q) avant d'attaquer le C.R.T.

7-2 Etage de Puissance.

Le circuit de commande de cathode est monté sur le tube.

Chaque voie couleur à une bande passante >10MHz. Le nombre de composants est réduit au minimum par l'utilisation de C.I.

Le signal issu du circuit de modulation fournit à la broche 3 (inverseuse) du TDA un signal de 5Vp-p.

L'entrée non inverseuse (broche 1) détermine le point de fonctionnement.

La C.R. de l'ampli est fixée par la résistance située entre les broches 3 et 9.

Le signal de sortie, broches 7 et 8, fait 160Vp-p. La combinaison des broches 7 et 8 permet une régulation automatique du courant de noir, dont l'analyse est disponible broche 5.

7-2-1 Contrôle du Cut-off


Le circuit de base du Cut-off consiste en une analyse dynamique du vieillissement des composants et des distorsions et comportements du Tube.

Il offre aussi les avantages suivants :

- Compensation, automatique du niveau de noir.
- Prévention des variations des caractéristiques du Tube.

Immédiatement après le retour trame le courant de fuite du tube est mesuré dans l'infra noir.

Les courants de Cathode pour les trois canons sont mesurés à un niveau donné de noir.




Les impulsions de mesure sont appliquées au C.R.T. par le signal R.G.B. via l'étage de sortie. Le signal d'analyse de Cut-off est appliqué sur la broche 19 de IC603.

La comparaison de cette variable avec la référence permet de corriger, via les étages vidéo toutes variations de caractéristique.

Les variables de corrections sont stockées dans trois capacités, une pour chaque canon. Les valeurs sont sauvegardées après chaque trame. Les capacités de stockage sont C639, C640 et C641, elles sont reliées aux broches 21, 23 et 25 de IC603.

Circuit Cut-Off



Comme même de légères fuites de courant entraîneraient des distorsions dans le contrôle du CUT-OFF, celles-ci sont mesurées pendant le retour trame avant que ne soient mesurés les niveaux de noir. La valeur enregistrée est stockée dans C639 broche 17 de IC603. La valeur du courant de fuite est déterminée par différence avec le courant de NOIR.

Si la tension de G2 est modifiée, le circuit de CUT-OFF réagit.

Les effets sur l'écran sont de courte durée tant que la plage de fonctionnement du CUT OFF n'est pas dépassée. Ceci exclu le réglage optique de la grille de G2. La mesure au voltmètre de la tension de G2 est rendue délicate à cause de la haute impédance (500Mohm).

7.2.2. - Suppression de spot.

La fluorescence du tube à l'extinction doit être éliminée rapidement, ceci est assuré par les TZ Q3351 et Q3352. A la mise sous tension ils n'ont pas d'effet et ce tant que la base de Q3352 reste au même potentiel que son émetteur, il bloque ainsi Q3351.

Au moment de l'extinction du TV, Q3352 est rapidement saturé.

La base est ramenée au potentiel zéro dû à la chute de la tension d'alimentation. La diode D3351 est bloquée.

La capacité C3351 crée le courant de saturation en se déchargeant dans la jonction base / émetteur. Cet état entraîne la saturation de Q3351. Ceci a pour effet d'amener l'entrée non inverseuse à la masse, impliquant que les sorties des amplis soient à zéro.

7.2.3 - Frein de faisceau.

Le châssis EURO 3 comporte un circuit de limitation de courant de faisceau incorporé dans le C.I. TDA4780.

Le circuit de frein de faisceau limite la lumière et le contraste par l'application d'un niveau D.C. sur la broche 15.

- ◆ > 4V contraste et lumière normaux.
- ◆ Entre 4V et 2.5V le contraste est réduit proportionnellement à la tension.
- ◆ < 2.5V, la lumière et le contraste sont réduits.
- ◆ A 2V, la lumière et le contraste sont réduits à 100%, l'écran est noir.

La tension de frein de faisceau est présente à la base de l'enroulement élévateur broche 1 et C556. La tension présente est inversement proportionnelle au débit du tube. Cette tension est sommée avec le 200V par le réseau R556, R555, et R558.

En condition normale la diode D707 ne conduit pas. La capacité C635 est chargée par R717, la tension appliquée, broche 15 d'IC603 est alors > 4V


Si le courant de faisceau augmente la tension aux bornes de C556 est plus négative ce qui rend la diode D707 conductrice. La broche 15 d'IC603, via la jonction A/K, s'aligne sur le potentiel ainsi créé.

7.2.4. - Protection.

En cas de panne d'alimentation ou de surconsommation des étages de polarisation du tube, le courant de consommation est détecté par Q849, via R890.

En normal Q849 et Q531 sont bloqués.

Si la DDP aux bornes de R890 augmente, cela rend Q849 conducteur et sature Q531. Le niveau bas, présent sur le collecteur, est appliqué sur la broche 40 du μ p, ce qui fait passer le TV en veille.



8. - GESTION DES C.I.

Toutes les opérations logiques, dans le traitement des signaux, sont analysées et contrôlées par un μ P.

Ce μ P comporte la synchronisation, la gestion de la syntonisation et le stockage en mémoire. Le TV EURO 3 peut stocker 100 programmes (0-99). Les données spécifiques sont stockées dans une EPROM.

L'EAROM stocke les informations concernant le tube et les données spécifiques du système. Ces trois composants se situent sur la P.C.B. E.


Les fonctions du TV sont accessibles par la télécommande, de même que les réglages.

Le SOFT est programmé pour contrôler différents IC, Tuning, O.S.D. etc.

Le mixage de l'O.S.D. est réalisé par le C.I. télétexte

Le μ P génère 5 lignes de BUS.

- ◆ I²C1 BUS1
- ◆ I²C2 BUS2
- ◆ I²C3 BUS3
- ◆ I²C4 BUS4
- ◆ IM3L BUS



9. - TRANSMETTEUR I.R.

A quelques exceptions près toutes les fonctions du TV peuvent se réaliser avec la télécommande I.R.

Les touches à doubles fonctions permettent un usage simple.

Les commandes sont réalisées par un matricage entre les entrées D (D0 - D7) et X (X0 - X7)

Le code produit module une porteuse à 38KHz.

La synchronisation des signaux est assurée par une horloge à quartz (12 x 38KHz).

Le circuit devient opérationnel à partir de 2V à 3V.

Sans signal, la consommation se situe vers 1 μ A.

En mode transmission le courant passe à 35mA.

La distance maximum d'émission est de 10m.

10. - RECEPTEUR I.R.

Le récepteur I.R. se compose d'un film souple enchâssé dans un blindage.

Le signal de sortie (1Vp-p) est appliqué sur la broche 39 du μ P.

11- MICROPROCESSEUR (SDA30C164).


Introduction.

Le châssis EURO3 utilise le Microprocesseur SDA30C164 (IC1101. Le coeur de μ P est constitué du CPU8051, et de deux RAM internes.

Les deux RAM sont :

- Une RAM de 256 Byte qui permet de travailler avec les registres nécessaires ainsi que le registre de Flag.
- Une RAM de 2048 Byte, utilisée lorsque la RAM 256 Byte requiert de l'espace mémoire supplémentaire.

Les séquences de programmation sont stockées dans une ROM de 2Mbyte.



11.1- Fonction du μ P.

- (1) Oscillateur
- (2) Horloge pour les lignes de BUS
- (3) Traitement du signal de télécommande et des commandes locales.
- (4) Contrôle numérique, des circuits RF et IF, des commutations AV, par le BUS I²C.
- (5) Contrôle de la LED de veille.
- (6) Génère les commutations telles que : ON/OFF, AV etc.
- (7) Fonction horloge pour la commutation programmée.

En fait pour réaliser les diverses fonctions ci-dessus, nombres d'éléments internes au SDA sont nécessaires :

- 1) μ P CPU8051
- 2) RAM 256 Byte et 2048 Byte
- 3) Interface pour ROM externe
- 4) PLL à Quartz
- 5) Interface BUS I²C
- 6) Convertisseur A/D
- 7) Deux circuits de Timer
- 8) 8 Canaux PWM
- 9) Watchdog Timer
- 10) 34 Ports I/O

11.2. - Horloges.

L'oscillateur interne est synchronisé par un quartz externe de 12MHz, broches 26 et 27. Les fréquences des lignes de BUS sont obtenues à partir de cette horloge.

11-3 - Commande de contrôle.

Le μ P reçoit les ordres de commandes sous forme d'informations série, broche 39 en code bi-phase. Les commandes locales sont appliquées sur la broche 50 sous forme de mot série. Hors commande cette entrée est polarisée à 5V. Idem en veille.

11.4. - Sélection des standards I.F.

Les broches 29 et 34 sont appliquées sur la PCB B (I.F.) via 16 et 17 d'E22. La broche 29 permet de sélectionner le standard SECAM pendant que la broche 34 sélectionne L, L'.

11.5. - Contrôle de l'AGC.

Le contrôle de gain, broche 30 d'IC 1101, est appliqué, via 3 d'E22, sur l'entrée AGC du TDA 9814 broche 4, PCB B.

11.6. - Sub-Woofers on/off.

La commutation du Sub-Woofers est réalisée par la broche 47 d'IC1101. Le niveau bas de la broche 47 implique le blocage de Q2301, via la diode D2303. Le Sub-Woofers est actif. Le niveau haut de la broche 47 implique la saturation de Q2305, via D2303, ce qui a pour effet de mettre à la masse l'entrée audio Sub-Woofers.

11.7. - Commande de la LED de Veille.

La LED de veille est contrôlée par l'état de la broche 53. Si celle-ci est à niveau bas la LED est allumée.

11.8. - Mode 16 : 9 / 4 : 3.

La broche 36 d'IC1101 fournit le signal de commutation de standard d'écran 16 : 9 / 4 : 3. Le signal est appliqué sur la base de Q551, via la broche 2 de D11 (PCB D). Lorsqu'une image 4 : 3 est commutée sur un format 16 : 9, le courant anodique du tube augmente. Ceci peut causer l'action du frein de faisceau. Pour faire en sorte qu'il n'en soit rien, Q551, en se saturant polarise Q553. Celui-ci modifie la tension de frein de faisceau.

11.9. - Commande ON/OFF.

La commande ON, broche 52 d'IC1101, est active à niveau bas. Ce niveau bas commute les TZ situés sur la PCB E, autorisant le fonctionnement de l'alimentation du produit.

Le produit est alors commuté sur un programme mémorisé.

La broche 52 est à niveau haut seulement lors d'une commande OFF.

11.10. - Vision panoramique.

Cette fonction est gérée par l'état de la broche 35 d'IC1101. Cette broche pilote le TZ Q572.

11.11. - Reset.

Les différents circuits nécessitent un Reset se produisant au bon moment. L'impulsion de Reset est fournie par la broche 54 d'IC1101. La broche 54 est à niveau haut une fois celui-ci effectué.

Le Reset est actif au front montant. Tous les circuits numériques sont connectés sur cette ligne.

Microprocesseur de gestion (IC1101).

Le μ P de gestion possède sa propre ligne de Reset. Celui-ci est réalisé par IC1102, uniquement à la mise sous tension, en maintenant un niveau bas sur l'entrée 28 d'IC1101.

Le Reset est effectif au front montant, ce qui rend active la broche 54.

En position veille le μ P de gestion utilise un autre circuit de Reset, via IC1103. Ce circuit détecte la présence de la ligne 5V. Lorsque celle-ci atteint 4.5v, la broche 1 d'IC1103 envoie une impulsion de Reset sur la broche 55 d'IC1101, ce qui rend active la broche 54.

11.12. - Arrêt du balayage ligne.

Lorsque le produit est en position OFF, la broche 41 d'IC1101 est à niveau haut, saturant ainsi Q401 qui bloque la commande de driver ligne.

En fonctionnement normal la broche 41 est à niveau bas.

11.13. - Commutation additionnelle.

Comme tous les ports de sorties du μ P sont déjà utilisés, la broche 5 du MSP3410 est nécessaire.

Via le BUS I²C 2 le μ p informe le MSP du niveau que doit prendre la Broche 5 (Soit H ou L).

Cette broche contrôle deux circuits .

Le premier circuit modifie la capacité de découplage dans la voie luminance entre la broche 14 d'IC301 et la broche 26 d'IC601 du décodeur chroma. Ce circuit est constitué des transistors Q609/Q610 (adaptation d'impédance) et des capacités C655/C654. En mode TV normal Q609/Q610 sont saturés, les capacités C655 / C654 sont en parallèles ce qui fait passer la capacité de découplage à 0.95 μ F. En mode Vidéo la broche 5 est à niveau bas, seul C654 est utilisé. Le deuxième circuit est constitué des TZ Q611 et Q608/Q612, ce circuit est connecté sur la broche 24 d'IC601 permettant de régler la phase du HPLL.

En Mode TV le TZ Q611 est saturé. En mode AV Q611 est OFF, Q612 est saturé ce qui permet d'ajuster le PLL.

11.14. - Mode AV.

Ce circuit rend possible diverses commutations en fonction du type de source vidéo.

A savoir :

- Un signal vidéo composite sur la 21 broches (AV2) et une source Y/C sur la prise S-VHS située en face avant (AV3).
- Un signal R.V.B. appliqué sur la 21 broches AVI.
- Seul un signal composite peut être appliqué sur la 21 broche AV4.

Ces commutations sont réalisées par la ligne I²C 2. Si une 21 Broches reçoit une tension sur sa broche 8 celle-ci est reconnue par IC1101. Cette reconnaissance est réalisée par la détection des états des broches :

- 48 pour AV1
- 49 pour AV2
- 33 pour AV4

Le niveau haut de la broche 8 d'AV4 est inversé par Q1107, avant d'atteindre la broche 33 d'IC1101.

L'état des broches 8 d'AV1 et AV2 permet au μP de détecter aussi le type de format (16 : 9, 4 : 3). Le circuit permettant la détection du 6V est réalisé par D1113, C1115 et R1142 pour AV2, et D1102, C1114 et R1138 pour AV1.

La table ci-dessous montre les différentes tensions possibles des broches 48 et 49. Les ZENERS protègent les entrées du μP en limitant la tension applicable à 5V.

TENSION	FONCTION
0.00 - 1.235	Pas de Signal
1.2544 - 3.1948	Signal 16 : 9
3.2144 - 5.000	Signal 4 : 3.

11.15. - Programmeur de mémoire. (Memory Pack).

Le programmeur de mémoire utilisé sur les châssis EURO1 et EURO2 peut être aussi utilisé sur l'EURO3. Cela permet de lire les données d'un TV, inscrites en mémoire et de les transférer sur un autre TV.

Le programmeur est constitué d'une EAROM et se connecte sur la prise 21 broches AV2. Le dialogue s'établit via le BUS I²C4 . En mode service les broches 10 et 12 d'AV2 permettent la liaison avec le BUS. La sélection du mode service s'effectue en commutant Q1102 et Q1103 (ON) via la commande à niveau haut de la broche 31 d'IC1101.

11.16. - Circuit de protection.

Un certain nombre d'entrées du μP sont utilisées pour détecter des anomalies de fonctionnement et protéger certains éléments du TV.

- - Protection de frein de faisceau.
- - Protection de balayage vertical.
- - Ligne d'alimentation 12V.

11.16.1. - Protection Frein de faisceau.

En fonctionnement normal les TZ Q849 et Q531 sont bloqués. La broche 40 d'IC1101 est à niveau haut, via R531.

En cas d'augmentation excessive du courant de frein de faisceau Q849 et Q531 se saturent, amenant la broche 40 à niveau bas. Le TV passera alors en veille.

11.16.2. - Détection de la présence de la trame .

En cas de défaut de balayage trame et afin de protéger le tube.

En fonctionnement normal Q533 est saturé et son collecteur est à niveau bas.

Si un défaut apparaît, tel qu'un court-circuit au niveau de la broche 2 du transfo ligne T551, ou que la diode D557 se coupe, la ligne d'alimentation 15V de la trame disparaît.

Le TZ Q533 se bloque, la tension collecteur est appliquée via D532 sur la base de Q531 qui se sature. Le niveau bas qui en découle est appliqué sur la broche 40 d'IC 1101. Le TV passe en position veille.


11.16.3. - Détection de la présence de la ligne 12V .

Le TZ Q532 est saturé par la présence du 12V. En cas d'absence de cette tension, la lumière augmenterait exagérément.

En cas d'absence du 12V le TZ Q532 est bloqué, la tension collecteur est appliquée via D531 sur la base de Q531 qui se sature. Le niveau bas qui en découle est appliqué sur la broche 40 de IC 1101. Le TV passe en position veille.

11.17. - BUS I²C. Généralités.



Le bus I²C est un bus de communication sur deux lignes, une ligne de Data et une ligne d'horloge (clock).



En l'absence de transmission, les deux lignes sont à niveau haut via les résistances de Pull-up.

Le transfert de donnée se réalise au moment où l'horloge est à niveau haut et que le data passe sur le front négatif (H-L) (Start Condition). Le transfert de donnée s'effectue pendant le niveau haut de l'horloge.

La fin de transmission (Stop condition) se réalise lorsque, se présente simultanément un niveau haut du data et un niveau haut de l'horloge.



11.18. - Bus I²C Application.

- Le μ p génère les différentes lignes de BUS.
- Lignes de data.
- (1)Sortie SDA1 broche 23.
- (2)Sortie SDA2 broche 21.
- (3)Sortie SDA3 broche 19.
- (4)Sortie SDA4 broche 17.
- Lignes d'horloges.
- (1)Sortie SCL1 broche 22.
- (2)Sortie SCL2 broche 20.
- (3)Sortie SCL3 broche 18.
- (4)Sortie SCL4 broche 16.

11.19. - Bus I²C 1 SDA et SCL1.

- (1)Tuner.
- (2)EAROM .

- (3)Décodeur couleur IC603 PCB-E.
- (4)Processeur Déviation IC401 PCB-E.
- (5)Processeur audio Casque IC2451 PCB-E.
- (6)Système d'horloge IC1552 PCB-F.

11.20. - Bus I²C 2 SDA et SCL2.

- (1)MSP3410 traitement audio, PCB-E.
- (2)Processeur R.G.B. PCB E.
- (3)Circuits commutations AV. PCB-H.
- (4)CI DFU IC1601 PCB-F.
- (5)Traitement DOLBY, PCB-K.
- (6)Processeur d'affichage IC 1602, PCB-F.
- (7)Processeur Vertical IC1701, PCB-F.

11.21. - Bus I²C 3 SDA et SCL3.

- (1)Processeur PIP IC1841, PCB-G.
- (2)Décodeur Couleur PIP, PCB-G.
- (3)Traitement Dolby, PCB-K.

11.22. - Bus I²C 4 SDA et SCL4.

Le BUS I²C4 est utilisé pour le Memory Pack.

11.23. - Bus M3L.

Le BUS M3L gère le circuit télétexte IC 3501. 3 lignes le constitue.

- I²Cen broche 42.
- SDA broche 43.
- SCL broche44.

Le bus est actif lorsqu'I²Cen est à niveau bas. Le départ de la trame s'effectue au moment de la transition Haut Bas d'I²Cen. La fin de la trame s'effectue au moment de la transition Bas / Haut d'I²Cen. Les data transmis dans chaque trame représentent un mot de 8 bits.

12. - EAROM.

Les données systèmes des circuits numériques ainsi que les données utilisateurs variables sont stockées dans une EAROM.

Les données stockées, incluent la localisation des programmes, données des canaux, échelle de réception, standards, de même que les réglages de lumière, contraste, et volume.

L'EAROM à une capacité de 163884 mots de 8 bits. La possibilité d'écriture est au minimum de 10 ans. La possibilité de lecture est illimitée.


L'écriture et la lecture des données sont contrôlées et transportées par le BUS I²C1. A cette fin le μ P IC1101 génère un mot d'adresse de 8 bits précédé d'un bit de démarrage.

Les 8 bits d'adresse se décomposent en 7bits d'adresse et un bit d'extraction. Ce qui signifie

que les C.I. connectés sur la ligne de bus pointent l'adresse émise qui leur correspond, la reconnaissent, et transmettent un bit de reconnaissance.

Le circuit concerné étant identifié, le circuit maître, en l'occurrence le μ P IC1101, transmet la zone d'adresse choisie sous forme d'un mot de 8 bits dont la réception est accusée par un bit de reconnaissance. A ce moment les 8 bits de données sont transmis de ou vers la mémoire et leurs réceptions sont confirmées par le circuit esclave.

La transmission de ce dialogue est réalisée par la ligne S.D.A., synchronisée par la ligne S.C.L. Pendant la période de stockage les entrées S.D.A et S.C.L. sont verrouillées. Après la procédure de mise sous tension, l'EAROM se trouve en position de lecture par le μ P, via le BUS I²C1.




13. - EPROM.

La programmation du TV est stockée dans une mémoire non volatile, IC1105, de 2 Mégabits, organisée en 262144 mots de 8 bits chacun. L'autorisation de transfert des données ne

s'effectue qu'après avoir validé les 24 sorties (G), avant que soit transmis les data sur les sorties D0 à D7, broches 13, 15 et 17 à 21.

L'adresse à laquelle doit être extraite la donnée est transmise par les lignes A0 à A7, broches 2 à 12, 25- 30 et 23



14. - FONCTIONS DE LA PCB-E.

La P.C.B. E comporte les circuits principaux de traitement luminance et chrominance :

1. Traitement contrôle.
2. Traitement vidéo.
3. Traitement audio.
4. Traitement télétexte.
5. Traitement Base de Temps Verticale.

Les C.I. utilisés pour réaliser ces traitements sont :

- Filtre en peigne multistandard (SAA4961).

Ce C.I. élimine la sous-porteuse luminance indésirable dans la chrominance ainsi que la sous-porteuse chrominance indésirable dans la luminance. Cela permet d'augmenter la bande passante luminance et de réduire le Cross-Colour.

- Décodeur chrominance (TDA9141).

Le TDA 9141 est un C.I. contrôlé par le BUS I²C . Il permet de traiter le décodage des différents standards couleur, PAL/NTSC/SECAM, ainsi que le traitement des signaux de synchronisation horizontale et verticale.

Le C.I. est prévu pour être utilisé avec une ligne à retard extérieure, de même que le filtre en

peigne incorporé permet la séparation luma/chroma composite.

- Traitement vidéo.(TDA 4780).

Ce circuit se compose d'une interface vidéo et de deux blocs d'entrée R.G.B. Il est utilisé conjointement avec le TDA9141. En bref ce C.I. convertit les signaux de différence de couleur R-Y et B-Y en signaux R.G.B. Il assure les différents contrôles tels que contraste, lumière, saturation, balance blanc, etc.

- Traitement de la déflection (TDA9151B).


Ce circuit réalise la génération des signaux de balayage. Il reçoit les informations LLC, H ,V ainsi que SDA et SCL du bus I²C. Il génère le signal de correction géométrique.

- Traitement du télétexte (SDA5273).

La principale fonction du SDA5273 est de décoder et d'afficher les informations TELETEXTE ainsi que les informations de l'O.S.D..

- Traitement Audio (MSP3410).

Le MSP3410 permet de démoduler et de décoder les informations NICAM, Son Stéréo FM, Son FM et AM Mono.



14.1. - Filtre en Peigne SAA4961.

Introduction


Dans le traitement des signaux TV, le filtre en peigne est devenu l'un des éléments standards des produits haut de gamme. Le filtre en peigne est utilisé pour séparer la luminance et la chrominance du signal vidéo composite C.V.B.S.,

afin d'éliminer les battements colorés dus à l'aliasing. Le SAA4961 permet de décoder les signaux chrominances des différents standards TV tels que :

PAL B,D,G,H,I,M,N

NTSC

Pour les signaux SECAM et S-VHS le SAA4961 est transparent.



14.2. - Traitement Vidéo.

Le signal CVBS venant de la F.I, après être passé dans les circuits de commutations AV, PCB-H, est appliqué sur le SAA4961 (IC1301) broche 17, via la broche 8 de E15, PCB-E.

L'entrée 17 du SAA4961 (YEXT/CVBS) est clampée, en interne, au niveau du noir. La tension de clamp est fixée par la tension de la broche 24 (REFDL).

A partir de là, le signal passe dans un filtre passe bas avant d'être appliqué sur un commutateur commandé extérieurement par la broche 18

(LPF_ON), permettant de supprimer l'action du L.P.F.

Quoi qu'il en soit la broche 18 est maintenue à niveau haut par la résistance de Pull-Up R1320, donc le L.P.F. est toujours actif.

Le signal est retardé par une ligne à retard dont le délai est fixé par C1315.

A partir de ce moment ce signal est échantillonné, puis stocké dans des mémoires dont le délai d'extraction des données correspond aux retards 0H,2H,4H pour la chroma PAL et 0H,1H,2H pour la chroma NTSC.

Les trois signaux sont appliqués sur des filtres passe (P.B.F.), avant d'être envoyés sur le circuit numérique du filtre en peigne. La tension de référence du P.B.F. est fixée par C1307, broche 5. Un des trois signaux est partagé en deux voies dont l'une est appliqué sur le circuit de compensation de retard de groupe.

Le principe de fonctionnement est :

- Les lignes 0H et 2H sont additionnées éliminant la composante luminance.
- Les lignes 2H et 4H sont additionnées corrigeant les transitoires verticales.
- La sortie du filtre en peigne passe dans un P.B.F., puis est additionnée au signal de luminance afin d'éliminer la composante chrominance. Les deux signaux une fois séparés passent dans un L.P.F. et sortent broche14, YOUT et broche 12, COUT.

14.2.1. - Circuit By-Pass.

Lorsque le signal C.V.B.S n'est pas un signal PAL ou NTSC (ex : SECAM) la partie filtre en peigne est inhibée. Dans ce cas le signal est directement commuté sur la sortie de IC1301, broche 14.

Dans le cas d'un signal luma/chroma séparé (ex : S-VHS), le filtre en peigne est inhibé. L'entrée Luma est commutée en sortie, broche 14 (YOUT),. via la broche 17 YEXT/CVBS), L'entrée chrominance se fait sur la broche 10 (CEXT),elle est commutée en sortie sur la broche 12 (COUT).

14.2.2. - Séparation Synchro.

La séparation de synchro est contrôlée par les signaux ST_SEL1 / ST_SEL2 .Les signaux de synchronisations sont clampés par C1313 broche 19. Deux signaux sont générés HDET et VDET.

14.3. - Commutations.

L'étage de Commande d'Horloge interne est contrôlé par 5 entrées ce qui permet de choisir le mode de fonctionnement du SAA4961.

- BYP broche 3 choix du Filtre en Peigne

BYP	Mode
LOW	Mode Filtre en Peigne
HIGH	Mode By-Pass

- ST_SEL1 broche et 20 ST_SEL2 broche 23 Permet de choisir le type de standard en fonction de l'état de la broche 15 de IC601

La commande ST_SEL1 est inversée par Q1304.

ST_SEL1	ST_SEL2	STANDARD
LOW	LOW	PAL M
LOW	HIGH	PAL B,G,H,D,I Select.par Défaut
HIGH	LOW	NTSC M
HIGH	HIGH	PAL N

FSCSW broche 13 permet de choisir entre la fréquence présente broche 1 FCW, autre que Fsc ou 2x Fsc. De toute manière le signal FSCSW est à la masse via la liaison R1313.

Le résultat est que le signal FCW broche 1 est égale à Fsc issu de IC601, TDA9141.

Les commandes d'entrées décrites imposent différents états de sortie de l'Etage de Contrôle d'Horloge :

- HSEL assure que les lignes à retards sont validés en mode filtre en peigne
- CL3 fixe l'horloge interne à 3 x Fsc
- Stop supprime le Filtre en Peigne

La broche 25 (Comb_) du SAA4961 permet au décodeur TDA9141 de savoir quelles fonctions est réalisée (By-Pass ou non) par le SAA.

Stops	Mode Choisi
LOW	COMB
HIGH	ByPass


14.3.1. - Commande du LPF.

Le réglage automatique du LPF est réalisé par les informations CONT1. et CONT2. qui proviennent de l'étage LPF.

14.4. - Décodeur Couleur TDA9141.

Introduction

Le circuit TDA9141 est contrôlé par le BUS I²C . Il est prévu pour pouvoir être utilisé avec une ligne à retard chrominance standard. Dans le cas de signaux de chrominance PAL^{plus} EDTV-2 (60Hz) des possibilités de blanking sont incluses.



14.5. - Traitement du signal.

Les signaux de luminance et de chrominance sont appliqués sur les broches 25 (C) et 26 (Y). Le signal Y est partagé en deux voies .

- L'une vers la séparation de synchro,
- L'autre vers les lignes à retard.

La chroma est appliquée au commutateur qui permet de sélectionner soit le signal composite Y+C (venant de IC601), soit le signal séparé C. (Source S-VHS ou Filtre en Peigne IC1301). Cette commutation est contrôlée par le BUS I²C.

14.5.1. - Traitement Luminance.

La ligne à retard permet de compenser le retard de groupe, retard apporté par le traitement chrominance, ainsi que la différence de bande passante des deux signaux.

Puis Y passe dans une trappe, celle-ci est inhibée si les signaux sont séparés à l'origine.

Y est ensuite appliqué sur le commutateur de sortie lequel reçoit, R.G.B., via les broches 19/20/21, ainsi que la commutation rapide (Fast Blanking) broche 18.

Le signal Y résultant est disponible broche 12 du TDA. Il est dirigé ensuite vers 6 de E17 PCB-F

14.5.2. - Traitement Chrominance PAL.

La chroma est dirigée vers la circuit d'ACC, puis de là, vers le BPF.

Dans le cas d'une chroma PAL ou NTSC le burst est utilisé comme référence pour le signal de chrominance. Le burst est décodé dans le démodulateur puis utilisé comme pulse de contrôle dans l'Automatic Colour Control (ACC). Inclus dans le circuit d'ACC, L'APC et le Portier. De la sortie du BPF la composante est appliquée sur le PLL.

Le PLL reconnaît le type de chroma de façon interne . Seuls sont nécessaires les différents Quartz connectés extérieurement broches 30 et 31.(X601/X602).

Les standards chrominances que peut détecter le TDA9141 sont déterminés par des quartz externes. Si un quartz 4.43 MHz, et un 3.58Mhz sont utilisés alors les standards PAL, SECAM, et NTSC seront décodés. Dans le cas ou un seul standard est utilisé un seul cristal sera nécessaire. Il sera connecté broche 30 (REF_CRYSTAL). En SECAM seul le quartz connecté broche 30 est utilisé.

A la sortie du PLL se trouve l'étage HUE. Cet étage n'est utilisé qu'en NTSC il est désactivé dans les autres modes, en suite le signal PAL ou NTSC est appliqué sur le démodulateur et le circuit d'identification. Les sorties R-Y et B-Y sortent broches 1 et 2 du TDA pour aller vers la ligne à retard IC602 le retour de la L.A.R. se fait sur les broches 3 et 4 (Uin et Vin). A partir du circuit de commutation les signaux Uout et Vout sortent, broches 13 et 14 via le connecteur E17 broche 7 et 8 vers la PCB-F.

14.6. - Traitement NTSC.

Dans le cas du NTSC le traitement t est identique au PAL. Seule la correction de teinte est mise en service (HUE) (calage de la sous-porteuse).

14.7. - Traitement SECAM.

Pour le Signal composite SECAM le Filtre en Peigne est transparent le signal C.V.B.S. est appliqué broche 26 et prend trois directions :

- ⇒ 1^{ère}, le signal est appliqué sur le L.A.R. luminance.
- ⇒ 2^{me}, Le signal est appliqué sur le circuit de séparation de synchro
- ⇒ 3^{me}, Le signal est appliqué sur le commutateur chroma pour être traité .

14.7.1. - Traitement Luminance.

Le signal C.V.B.S. est appliqué sur la ligne à retard puis sur le circuit trappe. Cette trappe enlève la sous-porteuse chroma de la luma. Le signal Y, directement appliqué sur le commutateur de sortie, sort broche 12, vers la PCB-F.

14.7.2. - Traitement Chrominance.

Le signal C.V.B.S. sort du commutateur Chroma pour être appliqué sur le circuit cloche (Bell Filter), puis sur le démodulateur SECAM. En suite, le signal de chrominance suit le même trajet que pour la chroma PAL.

14.8. - Entrée RGB.

Le TDA9141 comporte une interface RGB . Les Signaux RGB sont appliqués, broches 19/20/21, ainsi que la commutation rapide, (Fast Blanking), broche 18. RGB est transformé en Y/U/V

Les signaux Y/U/V, créés dans le circuit de matricage RGB, sortent broche 12/13/14, pour être dirigés vers la PCB-E.

14.9. - Traitement Synchro.

A partir du signal CVBS broche 26 la synchro est séparée du signal source par détection de seuil (différent de la détection de niveau de noir).

14.9.1. - Séparation verticale.

La séparation de la synchro trame s'effectue par division.

Le diviseur vertical s'adapte aux systèmes 50 ou 60Hz. Il détermine automatiquement la fréquence de balayage. Il peut être forcé via le BUS I²C.

Le circuit principal se compose d'un oscillateur à 6.875 MHz. Celui ci est divisé par 440 afin d'obtenir 15.625KHz.

Le diviseur à trois modes de fonctionnement :

1)- Mode hors Norme (Plage de capture large) (NO NORM)

Ce mode de fonctionnement est utilisé pour des signaux non standards (enregistrement vidéo) et à la mise sous tension.

A chaque pulse de synchro trame se présentant dans la fenêtre, (entre 488 et 722 coups d'horloge), le diviseur est déclenché pour un capture immédiate. Lorsque l'oscillateur horizontal n'est pas synchronisé le pulse trame de sortie est généré tous les 628 coups d'horloge.

2) Mode Normalisé (plage de capture étroite) (NEAR-NORM)

Dans ce mode la plage de capture est fixée entre 522 et 528 coup d'horloge pour le 60HZ, et entre 622 et 628 pour le 50HZ.

Le signal de synchro ligne est appliqué sur un compteur Up/Down, quand se compteur atteint 14 le système passe en mode Normalisé avec une plage de capture étroite.(NEAR-NORM)

Lorsqu'un pulse de synchro trame est manquant, une impulsion de remplacement est générée à la fin du comptage, le circuit se commute en NO NORM dès que le compteur UP/Down atteint 10. Lorsque la synchro ligne du signal est correcte pour une trame, mais ne l'est pas pour la suivante le mode NO NORM est appliqué. Ceci est complété en incrémentant de 1 le compteur pour chaque pulse de synchro trame détecté dans la fenêtre ou en décrémentant de 2 pour chaque synchro manquante.

Durant les post égalisations le PLL est inhibé.

3) Mode normal (NORM)

En NEAR-NORM l'analyse du signal de synchro trame permet de déterminer la fréquence de balayage.

Lorsque le compteur up/down atteint 26, le système se commute sur le ratio correspondant au standard (525 ou 625). Dès que le compteur Up/Down atteint 22, l'information est lue via le BUS I²C .

14.9.2. - PLL horizontal (HPLL).

A la sortie du séparateur le signal de synchro ligne est appliqué sur le PLL.

Le signal de référence pour le comparateur de phase est obtenu à partir de la comparaison :

De l'oscillateur horizontal divisé.

De la synchro d'entrée.

La tension d'erreur qui en résulte accorde l'oscillateur du PLL sur la bonne fréquence.

La plage de capture du PLL peut être fixée via le bus I²C, ou bien reste en mode automatique.

Ceci nous conduit aux différentes conditions de fonctionnement suivantes :

- ◆ Réception des signaux forts. Dans ces conditions la constante de temps est moyenne de telle sorte que les performances ne soient pas altérées en lecture VHS.

- ◆ Réception des signaux faibles. Dans ces conditions le niveau de bruit est détecté la constante de temps est rallongée. De plus le détecteur de phase est verrouillé afin d'obtenir une meilleure suppression de bruit. Dans le même temps la séquence verticale influe sur le comparateur de phase. Le détecteur de phase est commuté durant la période de synchro trame (1.9ms) afin d'éviter un effet de drapeau en début d'image.

Juste après cette inhibition, le Détecteur de phase voit son temps de réponse accru, de telle sorte qu'à la lecture d'une bande VHS, les erreurs de phase soient corrigées avant que l'image n'apparaisse. Ce fonctionnement existe aussi bien en mode "Constante Auto" que "Constante Lente".

L'absence de synchro est détectée par le détecteur de coïncidence, la plage de capture est ainsi réduite.

Le PLL peut fonctionner en libre, ceci est déterminé par la programmation du BUS I²C. Ce mode de fonctionnement a lieu lors de l'affichage de L'OSD, lorsque le signal source est de mauvaise qualité ou absent.

Pour améliorer le comportement du HPLL en présence de signaux tels que ceux du procédé Macro Vision, le détecteur de phase est verrouillé à partir de la 11ème ligne après la détection du top frame jusqu'au début du balayage (21 à 23ème ligne). Ce fonctionnement n'a lieu qu'en Mode Auto.

14.9.3. - Générateur d'horloges.

Le générateur d'horloge fournit plusieurs types de signaux tels que Ha, CLP broche 17 et Sandcastle broche 10. La phase et la largeur de ces signaux peuvent être déterminées avec précision grâce au comptage de l'horloge de base. Ce générateur fournit aussi les signaux de clamp pour le R.G.B.

Cette impulsion de clamp a la même phase que la période de clamp du sandcastle. Cela rend possible l'alignement (Clamp) du signal R.G.B. par un signal extérieur lorsque il n'y a pas de synchro. Le pulse extérieur est alors appliqué sur la broche 17 (HA).

14.9.4. - Détecteur de bruit.

Le détecteur de bruit du TDA9143 peut faire changer la constante de temps du PLL. L'entrée du détecteur est reliée à l'entrée CVBS. Le bruit est détecté en mesurant sa valeur RMS durant la synchro ligne et pendant un durée de 20 lignes. Un compteur de trame permet de déterminer l'hysteresis.

A ce moment, après 2 trames successives, la présence de bruit est confirmée. Dans le cas de détection de bruit, la constante de temps du PLL est rallongée. L'information du détecteur de bruit est transmise par le BUS I²C .


14.10. - Ligne à Retard 1H (TDA4665).

Le signal de différence de couleur entre aux broches 14 et 16 de IC 602. Le signal est clampé dès l'entrée.

Le signal direct est appliqué, via un préamplificateur, au sommateur, tandis que l'autre voie passe dans la mémoire.

La mémoire est synchronisée par le sandcastle, broche 5. Le sommateur permet de corriger les erreurs de phase.

Le CI possède 2 lignes d'alimentation, Broche 1 +5V (alimentation de la partie numérique.) Broche 2 +5V alimentation de la partie analogique.



14.11. - Traitement vidéo R.G.B. TDA4780.

Le CI TDA4780 est un circuit purement analogique, comprenant les fonctions suivantes :

- ◆ Entrées analogiques R-Y et B-Y
- ◆ Deux entrées R.G.B., une pour le télétexte, l'autre pour "l'image dans l'image"
- ◆ Le circuit de matricages permettant de traiter les différents signaux.
- ◆ Sélection des différents signaux R.G.B.
- ◆ Matricage chroma et Y
- ◆ Contrôle de teinte en NTSC (HUE).
- ◆ Réglages, Chroma, lumière et contraste.
- ◆ Réglage automatique du niveau de noir et de la balance blanc.
- ◆ Etages de commande R.G.B..
- ◆ Circuit de frein de faisceau.
- ◆ Circuit de Cut-Off automatique.
- ◆ Interface BUS I²C et contrôle de registre.

Les signaux R-Y et B-Y après être passés via la PCB F, reviennent via E19 broches 3, 4 et 6 sur la PCB-E.

Ce signal est maintenant à fréquence double (100Hz). Il est appliqué sur IC603 broches 6, 7 et 8. La matrice d'entrée permet de recréer le Vert, afin d'extraire les trois signaux R.G.B.. Ces signaux RGB sont appliqués au sélecteur. Les broches 2, 3 et 4 reçoivent les signaux RGB télétexte, les broches 10, 11 et 12 les signaux PIP.

Le circuit choisit le signal désiré ou mélange deux signaux.

Dépendante du mode, cette sélection est effective même avec les broches 1 ou 13, du Blanking ligne, à niveau haut, ou via le BUS I²C.

Etage de contrôle.

Le premier traitement du signal Y est le circuit de correction de Gamma.

Le premier traitement du signal Chroma est le circuit de réglage de saturation. Le signal RGB ayant été régénéré, il passe dans les circuits de réglage de lumière et de contraste. De plus chaque canal comprend un circuit de réglage de Balance Blanc, l'étage amplificateur suivant permet le réglage du niveau de Noir.

La Balance Blanc et le niveau de Noir sont déterminés par deux réglages du Mode Service.


Le niveau de Noir est, quant à lui, déterminé par le Cut-OFF contrôle.

Les signaux RGB sortent broches 20, 22 et 24, à 5.5Vpp.


Les valeurs du Cut-Off et du courant de fuite, sont appliqués sur la broche 19 de IC603. Ces valeurs sont stockées comme suit :

- * Courant de fuite (LEAKAGE) dans C637 broche 17.
- * Niveau de Noir R C641 broche 25
- * Niveau de Noir G C640 broche 23
- * Niveau de Noir B C639 broche 21

La broche 15 est reliée à la base du transfo ligne et reçoit les informations de frein de faisceau.



14.12 SYNCHRO



15. - FONCTION DE LA PCB F.

Généralités

La PCB-F comporte un certain nombre de fonctions telles que :

- Conversion 50/60Hz en 100/120Hz.
- Détection automatique du Letter Box pour le 16 : 9.(Sous Titre)
- Filtre numérique et amélioration de l'image par le circuit Digital Feature (DFU2) et le
- Display Process (SDA9280).
- Zoom image et Fonctions de compression.

15.1. - Description générale.

La PCB-F comporte les circuits suivants :

Triple convertisseur A/D : IC1581 (SDA9205).
Ce circuit convertit le signal Y, U et V en numérique 4 : 2 : 2.

♦ Le DFU2 IC1601 (μPD93193F).

Ce circuit améliore les caractéristiques de l'image

1. Le piqué Y
2. LTI (Amélioration des transitoires Y)

3. CTI (Amélioration des transitoires C)
4. AI (Intelligence Artificielle)
5. ALBD (Détection automatique Letter Box)

♦ μP d'affichage (SDA9280)

Ce circuit traite des corrections apportées au signal vidéo numérisé.


1. Réglage du temps de propagation de groupe.
2. Convertisseur D/A.

♦ μP V (MB87D202)

Ce μp Matsushita est le coeur de la PCB F il traite les fonctions suivantes :

1. Compatibilité PALplus (Interpolation numérique).
2. Suppression du Scintillement 100Hz
3. Réduction de la transitoire verticale.
4. Réduction de bruit image.
5. Réglage automatique ALBD (détection auto du Letter Box), ANM (mesure auto du bruit.)
6. Séparation Y/C
7. Qualité studio pour le traitement chroma (4 : 2 : 2).
8. Modes Zoom.

La sortie Y, U, et V (4 : 2 : 2) est dirigée vers la PCB E pour être traitée par le TDA4780.



♦ **Principe de la réduction de scintillement.**

Introduction.

Le V-Processor, qui est l'un des éléments de la conversion de balayage, a été conçu pour améliorer la qualité d'image en PAL/SECAM et NTSC et ce, en doublant la fréquence de balayage.

15.2. - Réduction du scintillement.



Généralités

Le scintillement, dû au balayage 50/60Hz, est largement réduit par son passage à un balayage 100/120Hz. Ceci se réalise en lisant une première fois le signal mémorisé puis une deuxième fois en doublant la fréquence de balayage .

Le résultat est que le signal vidéo, constitué des trames A et B, passe de 2 à 4 trames.


Ces trames peuvent être lues soit :

- Trames A A B B, pour une image TV normale. Avec élimination globale du scintillement.



Soit :

- A B A B ce qui donne la meilleure résolution pour des images fixes ou des films CinémaScopes (25 Hz). avec création d'un scintillement ligne visible lors d'une transmission classique.




Correction des transitoires verticales.

La présence de transitoires claires et sombres, durant le balayage vertical, crée un battement coloré entre les lignes situées de part et d'autre de cette transitoire.

Ce type de phénomène se produit aussi en 100/120Hz.

Afin de réduire ce phénomène, les trames A B sont additionnées au trames A* B* produisant un signal dont la valeur moyenne, autour de la transitoire, est gérée par l'interpolation que réalise le V Process via son détecteur de mouvement.



15.2.1. - Autres Actions.

Les mémoires de trame permettent aussi de réaliser :

- ◆ La Fonction Zoom
- ◆ Le gèle d'image (Freeze)
- ◆ La réduction de bruit.

15.3. - A/D convertisseur (SDA9205).

Le SDA9205 comporte 3 convertisseurs 8bits A/D. La fréquence d'échantillonnage est de 30 MHz, synchronisée par l'horloge broche 57.

Les signaux Y, U, V, appliqués sur les broches 24, 21 et 15, sont clampés via la broche 30 de IC1581.

Le brochage des trois convertisseurs se présente comme suit :

◆ Convertisseur A

- Entrée Yin = broche 25
- Alimentation + V = broche 23
- GND = broche 24
- Référence + Vref = broche 22
- Vref = broche 26

◆ Convertisseur B

- Entrée Uin = broche 21
- Alimentation + V = broche 18
- GND = broche 19
- Référence + Vref = broche 16
- Vref = broche 20

◆ Convertisseur C

- Entrée Vin = broche 15
- Alimentation + V = broche 12
- GND = broche 13
- Référence + Vref = broche 10
- Vref = broche 14

Après avoir été numérisé, le signal passe dans le DSP. La moyenne des données d'échantillonnages est traitée, dans ce CI, au format 4 : 2 : 2.

Les entrées C0 à C3 réalisent l'algorithme de cryptage, broches 8, 9, 11 et 17.

Le codeur de sortie est contrôlé par ces entrées, ce qui permet le multiplexage des données.

Pour être conforme au standard 4 : 2 : 2, la voie luminance est numérisée sur 8 bits contrôlés par l'état de la broche 28 (Low).


La voie chrominance est complétement à 2 par l'état de la broche 60 (High).

Ces signaux sont synchronisés par FSY, broche 59.

Le signal de luminance sort sur 8 Bits, broches 34 à 41.

Le signal de chrominance sort, broches 48 à 55, en format parallèle (4 bits R-Y, 4 bits B-Y)

Les sorties sont validées par les broches 42, 44. L'alimentation se faisant via les broches 43 et 56.



15.4. - V-processeur (MB87D202).

Généralités

Le μ p V-processor est destiné à optimiser la qualité d'image du système TV à balayage 100Hz entrelacé.

Ce circuit est à même de traiter différents standards de signaux numérisés tels que le 4 : 1 : 1 ou 4 : 2 : 2.

Le V-processor est asservi par les signaux H/V.

La sortie vidéo est verrouillée par les signaux H/V à 31.250KHz et 100Hz.

La principale fonction du CI est la réalisation du double balayage.

La réduction de bruit est réalisée comme dans les premiers châssis 100Hz.

Celle ci se présente sous forme de filtres numériques réducteurs de bruit, détectant, par zones, des mouvements ponctuels.

A cet effet, les types de mouvement sont répartis en 4 catégories. La décision se réalise par détection de trois seuils via le software.

Ces opérations ne pouvant s'effectuer en temps réel, un certain nombre de RAM sont connectées au V-processor. Celles -ci vont être utilisées pour réaliser des fonctions telles que le Gèle d'Image.(Freeze)

15.4.1. - Résumé des diverses fonctions.

- ◆ Entrelacement 100/120Hz.
- ◆ Correction du scintillement ligne.
- ◆ Correction des transitoires verticales.
- ◆ Réduction de l'effet mosaïque.
- ◆ Zoom Vertical.
- ◆ Réduction de bruit, par zone de mouvement.
- ◆ Gèle d'image.
- ◆ Interface I²C.

15.5. - Fonctions générales.

Le signal de luminance, venant de IC1581 est appliqué sur les entrées 1, 2, 3, 5 et 205 à 208 du μ P V-Processor.

Le signal de chrominance sur les entrées 187, 188 et 190 à 195 du μ P V-Processor.

Les principales fonctions sont :

- ◆ Conversion du balayage
- ◆ Zoom vertical
- ◆ Réduction de bruit
- ◆ Interpolation

Pour éviter les effets de mosaïque, le réducteur de bruit, contrôlé par le BUS I²C, utilise un filtre récursif.


Le Détecteur de Mouvement Trame contrôle le réducteur de bruit et la conversion de balayage.

Le synoptique montre la structure de base du CI, où l'on peut voir que la luminance et la chrominance suivent deux chemins séparés, chacun requérant deux mémoires de trame.

La réduction de bruit et la détection de mouvement traitent les données à la fréquence des signaux d'entrée Y, U, V, alors que la Conversion de balayage se réalise à fréquence double.

Les mémoires externes servent aussi bien, pour le filtrage des informations de mouvement, que de leurs transferts vers les circuits de Conversion de balayage.

Les deuxièmes sorties des mémoires de trame sont utilisées pour la Conversion de Balayage.



15.6. - Description des circuits.

Le V-Processor peut être partagé en blocs comme suit :

- Détection de mouvement [MD] (Motion Detection).

- Réducteur de bruit [RD] (Noise Réduction).
- Filtre vertical [VF]. (Vertical Filter).
- Contrôle.
- Etages de sorties.

15.6.1. - Détecteur de mouvement [MD].

Le signal de luminance est appliqué, à fréquence ligne (15.625KHz), sur le V-Processor broches 1, 2, 4, 5 et 205 à 208. Les deux sorties du détecteur de mouvement sont appliquées sur l'étage de Réduction de Bruit et du Filtre Vertical.

Les informations de la trame précédente sont mémorisées dans IC1725 (SDA9251-2X). Les données de la trame requise sortent broches 9, 11, et 12 du V-processor et sont appliquées sur IC1725 broches 6 à 8. Les sorties de la mémoire, broches 4, 5 et 24, sont appliquées sur les broches 6 à 8 du V-processor.

15.6.2. - Réducteur de bruit [NR].

L'étage réducteur de bruit [NR] est réalisé en moyennant les signaux de deux balayages trame successifs. Les mémoires trames et lignes utilisées sont : IC1722, IC1723, IC1726, IC1727 pour la luminance et IC1721 et IC1724 pour la chrominance.

L'avantage du réducteur de bruit basé sur l'image plutôt que sur la trame et que la résolution verticale est conservée car, en moyennant les valeurs des lignes 6 de l'image A0 avec la ligne 6 de l'image A1 cela revient à faire la moyenne des pixels verticaux identiquement situés.


Alors que, une réduction de bruit basée sur les trames entraîne un lissage vertical dû à la perte de résolution. En effet les lignes moyennées seraient : la ligne 5 de A0 et la ligne 6 de B0 soit deux trames adjacentes avec des pixels décalés en vertical.

Le facteur de réduction de bruit, appliqué au signal, est dépendant de la quantité de mouvements présents dans le signal vidéo.

L'étage réducteur de bruit mesure le bruit de la ligne 23 (voir diagramme ci-dessous) avant qu'elle ne soit transmise en tant qu'information vidéo. Le détecteur de mouvement mesure la quantité de mouvements afin de contrôler le niveau de correction de la quantité de bruit (facteur de bruit).

Si une grande quantité de mouvements est détectée le facteur de réduction de bruit sera plus faible que dans le cas d'une image fixe. Le

défaut apparent sur une image mouvante est un effet de comète



Traitement luma.

Après être passé dans le circuit de réduction de bruit le signal de luminance est moyenné.

Le signal de luminance, (voie retardée), venant des lignes à retard IC1726 et IC 1727, est appliqué sur les entrées DY_IN, (broches 13 à 14 et 16 à 21) du V-Processor. A ce moment le signal retardé est soustrait au signal direct.

Le signal Y sortant de l'étage de réduction de bruit, (Y_NR_out), (broches 138 à 141 et 143 à 146), est appliqué sur les mémoires IC1722 et IC1723. Il retourne ensuite vers le V-processor (broches 86 à 98) pour être dirigé vers l'étage Filtre Vertical (VF).

Traitement Chrominance.

Le signal de chrominance (voie directe) entre sur les broches (187 à 188 et 190 à 195) (UV_INO-7). Il est appliqué sur une des voies de l'étage réducteur de bruit .

Le signal de chroma (voie retardée) sort de la mémoire IC 1724 pour être dirigé vers les entrées D, U, V_In, (broches 170 à 173). Les deux signaux, (direct et retardé), sont moyennés.

Le signal de chrominance sortant de l'étage de réduction de bruit, (broches 124 à 129 et 132 à 133, (UV_NR_out), est appliqué vers les mémoires IC1721 et IC1724 . Il retourne ensuite vers le V-processor, (broches 81 à 84) (UVF_IN), pour être dirigé vers l'étage Filtre Vertical.(VF).

15.6.3. - Filtre Vertical.

Le Filtre Vertical permet de réaliser l'interpolation et la réduction de scintillement. Il est l'élément clé du μ P V-processor. Pour mener à bien l'interpolation les signaux suivants sont requis :

Entrées luminance RAM μ P.

VF_In (broches 86 à 93) venant de IC1722 / IC1723.

DLY_In (broches 148 à 146) venant de IC1722 / IC1723.

YVF_In (broches 64 à 76) venant de IC 1726 / IC1727.

Les sorties DLY_Out (broches 22 à 31) sont appliquées sur IC1726 / IC1727.

Entrées chrominance RAM μ P.

UV_VFIn0 (broches 81 à 84) venant de IC1721.

DUV_In0-3 (broches 174 à 175 et 177 à 178) venant de IC1721.

UV_VFIn2 (broches 115 à 118) venant de IC1724.

Les informations extraites des mémoires (Lecture), le sont à fréquence double (32KHz). Les informations devant être stockées le sont à 16KHz. Il en résulte que chaque trame (1/2 image) sera affichée 2 fois. La fréquence image passe de 50Hz à 100Hz.

L'utilisation de mémoire de trame rend possible des effets spéciaux tels que le Gèle d'Image.

Les lignes WT1N , WT2N et WT3N (broches 105, 1061 et 196) permettent de bloquer l'information. Les fonctions de Zoom et de panoramique sont conservées .

15.7. - Interpolation ligne.

L'interpolation ligne permet d'insérer ou d'ajouter des lignes dans une trame. L'interpolation ligne est utilisée lorsque le format Letter Box est reçu.

En *PALplus* le signal source est compressé (de 576 ligne à 432) pour le rendre compatible avec le schéma 4 : 3.

Le résultat de cette compression se présente sous la forme de deux bandes noires en haut et en bas de l'image, comprenant le signal Helper.

Les premiers TV 16 : 9 n'utilisaient pas l'interpolation pour afficher l'image. L'expansion de l'image se réalisait au niveau de l'étage de puissance trame, entraînant une forte dégradation de celle-ci.

La nouvelle génération de TV avec écran large, équipée de décodeur *PALplus*, utilise les zones noires pour reconstruire l'image et restaurer le format d'origine (576 lignes).

Le décodeur *PALplus* à deux modes de fonctionnement :

- Mode Camera
- Mode Cinéma ou Film.

♦ Mode Caméra.

Ce mode utilise le véritable entrelacement comme en PAL/SECAM et NTSC, ce qui assure une restitution régulière des mouvements.

♦ Mode Cinéma.

Le mode film n'est pas standard car la source est à 24 images seconde. Ce type est appelé Signal Entrelacé Synthétique.

Pour obtenir la qualité optimum, en format Cinéma, le signal est compressé par image, soit deux trames. Alors que pour un signal à entrelacement réel (25 images /s) le signal est compressé par trame.

La reconnaissance du mode opératoire est signalé, par un bit inséré dans la ligne 23 (WSS). Ce qui signifie que le décodeur *PALplus* est toujours informé du type de signal qu'il reçoit.

Les récepteurs *PALplus* d'aujourd'hui utilisent tous la même configuration technique. La taille de la mémoire est inférieure à une image.

Il en résulte que le décodeur *PALplus* n'est pas à même de pouvoir décoder le signal Helper en mode Cinéma dû au manque de mémoire

Dans ce mode le *PALplus* réalise l'interpolation de 432 vers 576 lignes mais la résolution verticale n'est pas améliorée.

Seul l'interlignage dû aux 432 lignes est supprimé.

L'Entrelacement Synthétique (Film et Cinéma) peut être traité en position Camera, sans conséquence pour l'image.

Comme un décodeur fonctionnant en Mode Film n'est pas capable de décoder un entrelacement vrai (Mode Camera), il en résulte que tout décodeur *PALplus* travail en Mode Caméra .

Cela signifie que seul le signal ayant un véritable entrelacement (Mode caméra) peut utiliser le signal Helper, permettant de restituer la résolution verticale.

Le Panasonic Wide Digital Plus n'utilise pas le signal Helper, donc l'information de résolution verticale n'est pas régénérée.

Quoiqu'il en soit le V-processor interpole de 432 à 576 lignes comme le décodeur *PALplus*. La qualité de l'image est améliorée grâce au Détecteur de Mouvement et au Filtre de Bruit.

Bien que le signal *PALplus* soit reconnu comme standard Européen de transmission 16 : 9, Panasonic a décidé de développer son propre système .

- 1) Les développeurs du *PALplus* revendiquent une amélioration de la qualité d'image, mais au demeurant personne, excepté des experts hautement qualifiés, n'a pu voir de différence sur des écrans de 32 pouces.
- 2) Si les récepteurs se situent dans des zones où la réception est imparfaite, les fonctions du *PALplus* ne marchent plus.
- 3) Le *PALplus* ne représente pas le futur, ni même le futur proche. Il n'est prévu que pour la réception de signaux analogiques, et non numériques.
- 4) Finalement le coût excessif de la technologie est à la charge du consommateur.

En conclusion il n'y a pas de bénéfice concret en terme de qualité d'image ni de bénéfice futur à

envisager au vu de l'incompatibilité avec les systèmes numériques.

15.7.1. - Etage de sortie μ P DFU.

Les signaux luminances, (broches 36, 37, 39 à 45), et chrominances, (broches 54 à 59 et 62, 63), sont appliqués sur le circuit DFU.

15.8. - Contrôle.

Le μ P V-processor gère, les signaux de commande des mémoires lignes et trames, les séquences de synchronisation ligne et trame, il supporte la gestion de registres du BUS I²C.

- ♦ **LL2CLK (Line Locked Clock).** Le signal LL2CLK, issu de la broche 4 de IC1151, est appliqué sur l'entrée 78 du μ P. La fréquence est à 32Khz. Ce signal est utilisé comme Horloge interne et pour le Filtre Vertical.
- ♦ **Reset.** Le Reset doit avoir au minimum une durée de deux périodes d'horloge (LL2CLK) soit 64 μ s
Il est appliqué sur la broche 52 du μ P. Il est actif à niveau bas.
- ♦ **Entrée de synchro Horizontale.** Le signal issu de IC1552 est appliqué broche 179 du μ P. Il est utilisé pour synchroniser le traitement des signaux luma et chroma.
- ♦ **Entrée de synchro Verticale.** Le signal de synchro Vertical est appliqué broche 180 du μ P. Il permet de garder la relation de phase entre l'image temps réelle est le balayage trame.
- ♦ **I²C BUS.** Le μ P est connecté au BUS I²C en tant qu'esclave ou maître. Broche 182 (SCL), 184 (SDA). La vitesse de transmission peut varier de 100KHz à 400KHz.
- ♦ **SAC 1-3.** Sélection de l'adresse colonne (Serial Adress Column) Ces sorties vont du μ P vers les mémoires de Trame/Ligne. Le poids binaire est établi sur 8Bits, 6Bits pour l'adresse, 2 Bits. pour l'ordre de lecture / écriture(Read/Write) et rafraîchissement (Refresh) de la mémoire. Les opérations de rafraîchissement sont déclenchées par le signal RE.

- ◆ **SAR 1-3.** Sélection de l'adresse rangée (Serial Adress Row). Ces sorties vont du μ P vers les mémoires de Trame/Ligne. Le poids binaire est établi sur 8Bits.
- ◆ **RE1-3N.** (Read Enable) Validation de lecture. Cette sortie permet de contrôler les opérations Read/Write des données sortant du SCA
- ◆ **RA 1-3N.** Ces signaux sont utilisés pour contrôler les transferts de données, d'une zone mémoire à une autre zone mémoire interne, avant que le data ne sorte de A.
- ◆ **LLCLK 1-3.** Cette sortie permet de synchroniser le flux de données entre les modules mémoire et le μ P.
- ◆ **RB1N / RB232N-233N.** Ces signaux sont utilisés pour contrôler les transferts de données d'une zone mémoire à une autre zone mémoire interne, avant que le data ne sorte de B.
- ◆ **WT 1-3N.** Ces signaux sont utilisés pour contrôler les transferts de données d'une zone mémoire à une autre zone mémoire interne, avant que le data ne sorte de C.
- ◆ **Sortie HS (HS Out).** Le signal de synchro horizontale est issu de la broche 100 du μ P, puis appliqué sur la PCB-E aux divers circuits de traitement du signal.
- ◆ **Sortie VS (VS Out)** Le signal de synchro vertical est issu de la broche 99 du μ P puis, appliqué sur la PCB-E aux divers circuits de traitement du signal.
- ◆ **Sortie NTERCED.** Le signal de INTERCED est issu de la broche 98 du μ P. Il permet de contrôler la déflexion verticale en mode AABB. Les trames 2 et 3 en mode AABB doivent être glissées dans le sens vertical.
- ◆ **HREFOUT.** Le signal de H-Ref est issu de la broche 95 du μ P. Il permet de fixer le début et la partie visible d'une image. Pendant la suppression horizontale le signal est à niveau bas.

15.9. - Mode Zoom.

Le mode zoom est expliqué à la fin du manuel technique.

-

15.10. - Mémoires de trame et de ligne.

Les mémoires utilisées sont de fabrication Siemens SDA9251. Elles sont du type Dynamic, Sequential Access Memories. (TV-SAM)

Ces mémoires sont organisées en 212 rangées (Row) et 64 colonnes (Column) 16 emplacements (Array) sur 4Bits.


Ces mémoires sont utilisées tant en ligne qu'en trame.

IC1726 et IC1727, qui reçoivent le signal DL_YOUT, génèrent le signal DY_IN0 pour le compte du Détecteur de Mouvement.

La mémoire IC1725 fonctionne à la moitié de la fréquence horloge, elle est utilisée en IN/OUT.

Son rôle est de récupérer les informations utiles à la Détection de Mouvement.

- IC1726 / 27 et IC1724 sont les mémoires de lignes lors de la conversion de fréquence, 50Hz à 100Hz.
- IC1726 / 27 traite de la luma, IC1724 de la chrominance.
- IC1722 / 23 et IC1721 sont affectées au balayage progressif.
- IC1722 / 23 traite de la luma, IC1721 de la chrominance.



15.11. - DFU (UPD93193GF).

Le circuit DFU (Digital Feature Unit) rehausse, la chroma, les signaux noirs et blancs et réalise l'expansion du niveau de noir afin d'accentuer le contraste.

Inclus dans les fonctions du DFU, le circuit de détection du Letter Box (Sous Titre) [Automatic Letter Box Detection, ALBD]. Quelque soit le mode d'insertion et le format, le circuit ALBD est à même de décoder n'importe quel Letter Box par l'analyse du signal vidéo.

♦ Description.

Les entrées, luminance broches 89 à 96, chrominance broches 81 à 88 à 50Hz sont utilisées pour l'insertion des sous-titres (Letter Box) l'étage dénommé Aspect Detection réalise cette fonction. Il

autorise entre autre la commutation automatique de format 4 : 3 / 16 : 9 et le glissement automatique des sous-titres dans le cas de ce changement.

Les entrées, luminance broches 61 à 68, chrominance broches 71 à 78, reçoivent les signaux numériques du μ P V-processor, à la fréquence de 100Hz, ainsi qu'un pulse de blanking, broche 4.

Ces signaux passent dans l'étage AI.

Cet étage permet de corriger les teintes chair même à faible contraste. Sorti du circuit AI les signaux sont appliqués sur l'étage d'Amélioration des Transitoires.[Luminance Transient Improvement, LTI].

Les transitoires, Noires, Blanches sont améliorées par la correction du temps de

propagation de groupe, active sur les temps de montée. Le même circuit existe en chrominance. Les signaux U et V sont traités séparément. La fonction est obtenue par un circuit d'échantillonnage et maintient (Sampling / Hold).


Le signal de luminance passe dans le circuit de préaccentuation (Peaking), avant de sortir sur 8 bits broches 30 à 37.

Les signaux U et V sont appliqués sur le circuit multiplexeur (MUX) et ressortent broches 38, 39, et 41 à 46.

Les signaux de luminance et de chrominance sont dirigés vers le CI SDA9280 PCB F, accompagnés du signal de Blanking broche 98.

♦ Brochage.

- Vs : (7) Entrée synchro verticale 100 Hz venant du μ P V-Processor (IC1701).
- Vs2 : (8) Synchro vertical 50 / 60 Hz.
- Hs2 : (9) Synchro horizontale 15.625KHz pour balayage 50/60Hz.
- Hs : (10) Entrée Synchro Horizontale pour balayage 100Hz venant du μ P V-Processor (IC1701).
- SCL : (11) BUS I²C Serial Clock.
- SDA : (12) BUS I²C Serial Data.
- OSDA : (13) Sortie BUS I²C Serial Data doit être reliée à la ligne SDA.
- RSIN : (17) Entrée de Reset.
- CLK1 : (25) Entrée horloge 16Mhz, utilisée pour le traitement 50/60Hz.
- CLK2 : (70) Entrée horloge 32Mhz utilisée pour le traitement 100Hz.
- HPS : (99) Sortie de Blanking indique le début et la fin du balayage de l'image visible.



15.12. - Convertisseur D/A (SDA9280).


Le SDA9280 comporte trois étages DAC sur 9 bits permettant d'améliorer et de traiter le signal vidéo numérique, aussi bien en format 4 : 3 qu'en 16 : 9.

La fréquence maximale de traitement est de 30MHz.

enhancements and manipulations of the digital

Les signaux d'entrées sont synchronisés par l'horloge SCA, broche 30. Le signal de luminance est appliqué sur 8 Bits, broches 18 à 25, pendant que le signal de chrominance est appliqué sur 8 Bits, broches 5 à 7 et 12 à 16.

Ces différents signaux sont mutiplexés .



The block diagram of the SDA9280 video processor.

15.12.1. - Traitement Luminance.

Le signal de luminance est directement appliqué sur l'étage d'Insertion. Ce circuit permet de fixer deux valeurs différentes :

- a) Le niveau de noir.
 - b) La surface de fond colorée.
- ◆ **Niveau de noir.** L'insertion du niveau de noir est contrôlée par le signal HS (broche 40) qui permet de s'assurer que le niveau de noir reste constant avant que le signal ne soit converti en analogique.
- ◆ **Couleur de fond.** Cette seconde insertion, utilisée pour produire un fond coloré, est gérée par le BUS I²C. L'utilisation de cette fonction permet de fixer ; Le démarrage de l'insertion à un pixel donné de chaque ligne, ainsi que la largeur de l'insertion.

Le fond coloré pourra être utilisé dans le cas d'une image 4 : 3 visualisée sur un écran 16 : 9. Cette couleur de fond permet de masquer les barres de bruits, situées de part et d'autre de l'image. En effet le fond sera inséré dès le début de l'image visible et reprendra vers la fin du balayage de cette image. Le début et la fin du balayage visible sont déterminés par le signal Blanking, broche 28 (niveau Haut). L'étage de sortie final du traitement luma est un convertisseur D/A sur 9 bits, le signal analogique est disponible broche 47.

15.12.2. - Traitement Chrominance.

Le traitement de la chrominance est identique à celui de la luminance. Les signaux U et V sortent broches 54 et 51.

15.12.3. - Gestion du contrôle.


Le SDA9290 est géré par le bus I²C, broche 32 (SCL), et 36 (SDA).

- Broche 31 Reset.
- Broche 38 (VS) synchronise les données transmises via le BUS I²C, afin d'éviter les distorsions pendant le balayage utile de l'image, en asservissant un PLL interne. Le facteur de division de l'horloge de référence ainsi que de la fréquence du VCO du PLL sont déterminés par la programmation du BUS I²C.
- Broche 39 (CLL), Horloge de référence.

15.13. - Générateurs d'Horloges.(SDA9257)

Ce circuit génère les divers signaux de synchronisation, et d'horloge suivants :

- Clamp des signaux analogiques
- Convertisseur A/D à 27MHz sur 7 bits
- Générateur d'horloge, cet étage est constitué d'un PLL à composants discrets, et d'un convertisseur D/A.
- Interface BUS I²C
- Elimination effet de drapeau.(Flutter).



Le signal CVBS venant de la PCB-E est appliqué, via la broche 1 de F4 sur la PCB-F, puis via le buffer Q1502 sur l'entrée 10 de IC1552.

Le signal appliqué broche 10 est clampé afin qu'il se situe dans la plage de conversion du convertisseur A/D.

Le PLL horizontal (HPLL) reçoit signal CVBS numérisé, et en extrait la synchro horizontale. Cette synchro est appliquée sur le circuit DTO (Discret Timing Generator).

Ce circuit génère une dent de scie, qui sera transformée en signal d'horloge sinusoïdal.

Ce signal est alors appliqué sur un PLL analogique via le convertisseur D/A.

Ce PLL augmente la fréquence et diminue la fluctuation résiduelle. Cette horloge asservit en ligne le signal CVBS. Le signal produit est divisé pour fournir du 16MHz, broche 16 (CLK2) et du 32Mhz, broche 15 (CLK1). Ces signaux d'horloge sont utilisés dans le traitement du signal vidéo.

Le HPLL fournit d'autres signaux :

- Broche 28 Pulse de Synchro Horizontal (HS).
- Broche 18 Pulse de clamp (H2).
- Broche 27 Pulse de blanking (BLN).

Le circuit d'élimination d'effet de drapeau (Flutter Elimination) est inclus dans le SDA9257.

La fréquence de l'horloge doit être en mode verrouillé, ce qui se traduit par une fréquence verticale démarrante à un nombre de lignes avant la synchro verticale et finissant un certain nombre de lignes après.

L'Unité Verticale reçoit le signal CVBS et l'applique au détecteur ligne 625 / 525. A partir de là, le signal est intégré est ressort, broche 5, sous la forme de synchro trame VS.

15.13.1. - Contrôle.

- Broche 25 Serial Clock .
- Broche 26 Serial Data.
- Broche 4 Sortie de Reset (RES). Cette sortie est active au moment de l'application de VDD ou si une tension interne disparaît. Ce signal

de Reset est dirigé vers les circuits numériques.

15.14. - Buffer Horloge SN74F04NS.(IC1551).

Ce circuit se compose de 6 inverseurs indépendants qui réalisent la fonction booléenne $Y = A$.

La sortie, broche 15, de IC1152 (CLK1) est appliquée sur l'entrée 9 d'IC1551. Le signal est bufferisé et inversé, il se retrouve sur :

- Broche 2 Horloge des mémoires IC1721/22/23/24/25/26/27. (Broche 11 et 20)
- Broche 4 Horloge de l'unité vidéo située sur la PCB-F.
- Broche 10 Horloge à 32MHz, appliquée, via F5 broche 1 (PCB-E), sur le MEGATEXT IC3501 .
- Broche 12 (LL2) Horloge appliquée, via F2 broche 7 (PCB-E) sur le CI de déflexion trame IC401 (broche 14).

16. - TRAITEMENT TELETEXTE.

Introduction.

Le traitement du signal télétexte dans le châssis EURO3 est réalisé dans IC3501 (SDA5273) ce circuit est connu en tant que MEGATEXT.

Ce circuit intégré à des applications aussi bien en TV quand VHS.


Ses principales fonctions sont, le décodage et l'affichage des informations télétexte, La génération de l'affichage sur écran permettant l'assistance et les informations de statut du TV.

Ce CI offre plusieurs nouveautés, et des améliorations de caractéristiques notables.

Parmi les nouvelles caractéristiques notons la possibilité d'acquérir et d'afficher les télétextes de haut niveau qui utilisent, un traitement graphique par Pixel, une programmation des couleurs, un affichage 16 : 9 et des modes de synchronisation spécifiques traitant l'absence de scintillement.

Le nombre de langues stockées a été lui aussi augmenté.

Ce CI combine les fonctions suivantes : extraction des données, unité télétexte, gestion de la mémoire mode page ou pixel, affichage etc.



16.1. - Fonctionnement.

Le signal CVBS issu de 8 de E15 PCB-E est appliqué broche 9 de IC3501, via le buffer Q3502 (PCB-H).

Le signal CVBS entrant broche 9 est échantillonné à 24MHz puis numérisé sur 7 Bits, il est dirigé vers :

L'étage d'acquisition de données

L'étage d'extraction de synchro est asservissement.

16.1.1. - Extraction et asservissement. (Sync. Slicer, Timing Stage).

Cet étage sépare la synchro Horizontale et Verticale du signal télétexte numérisé. Il verrouille les circuits internes de traitement signal à la fréquence ligne .(15.625 ou 15.734)

16.1.2 - Acquisition de donnée.

Sortant de l'étage de numérisation, le signal est appliqué sur l'étage d'extraction de donnée (Data Slicer) qui permet d'extraire les données télétexte du signal composite vidéo.

L'horloge (6.9375MHz pour le 50Hz WST 57272MHz ou le 60HZ WST) est générée en interne. Le signal récupéré est appliqué sur l'étage d'acquisition (Acquisition Interface).

Le signal d'échantillonnage de l'étage d'Acquisition est fabriqué en deux temps. Du 6Mhz est obtenu après division du Quartz de référence 20.48MHz, broches 5 et 6.

Le 6Mhz est multiplié par 4 pour obtenir du 24MHz.

16.1.3 - Interface d'acquisition (Acquisition Interface).

Cet étage traite les données séries venant du Data Slicer, et en extrait des fonctions simples de référence temps, laissant des tâches plus complexes au PU (Processing Unit).

Ces fonctions sont :

Conversion série Parallèle.

Octet de synchronisation

Etat des Informations d'erreurs et de type de donnée.

Synchronisation des données depuis l'acquisition jusqu'à l'affichage.

16.1.4 - Processing Unit (PU).

Le PU est responsable de la recherche de page et de la gestion de la mémoire.

Il sélectionne automatiquement les tables de langage et exécute les sous-programmes de la ROM pour les télétextes TOP (Table Of Page) ou FLOF.

Les données télétexte venant de la DRAM externe via l'étage External DRAM sont gérées par le PU.

Les données télétextes sont maintenues en mémoire jusqu'à leur utilisation, elles seront dirigées alors vers l'étage d'affichage (Display Generator).

Le μ P IC1101 gère le CI MEGATEXT IC via les lignes de BUS M3L.

Le BUS M3L est actif lorsque la ligne I²CEN, broche 51, est à niveau bas (LOW).

Les données sont transmises via SDA broche 50 et L'horloge via SCL broche 49.

16.1.5. - Générateur de caractères.

Le générateur de caractère comprend :

- ♦ La ROM Caractère Fournit les caractères requis pour l'affichage des pages télétexte.
- ♦ Table de Consultation Couleur (Color Look up Table) (CLUT).A partir de la ROM de Caractères, les données sont appliquées sur le circuit CLUT qui réduit le

nombre de combinaisons couleur de 4096 à 64 par page d'écran.

- ♦ FIFO.L'étage FIFO permet d'afficher le texte en format 16 : :9 sans distorsions géométriques

En mode 16 : 9 les 64 caractères doivent être affichés en 26ms par rapport à une période de balayage de 32ms. Cela implique d'accélérer le débit des pixels de 24MHz à 32MHz.

Les données stockées en DRAM ne peuvent atteindre des vitesses aussi rapide durant toute une période ligne. C'est la raison du circuit FIFO qui est lu à 32Mhz. En mode 4 : 3 le FIFO est transparent et le flux des pixels se fait à la même fréquence que l'affichage soit 24MHz.

- ♦ Convertisseur D/A les signaux numériques passent par les convertisseurs D/A. Ils sont disponibles broche 44 (R) broche 45 (G) broche 48 (B) et les signaux de blanking broche 47.

Le signal RGB est appliqué directement sur les broches 2, 3, 4 de IC603, tandis que le signal de blanking appliqué, via Q3501, informe IC603 de la présence de signaux venant du CI Megatexte.

16.1.6. - Horloge d'affichage et synchro.

Cet étage permet de caler le temps de traitement des signaux RGB sur le balayage image 50/60Hz ou 100/120Hz. Les entrées de synchro se font broches 3 et 4 du Megatexte.

16.2. - Mémoire.

Le CI MEGATEXTE utilise deux DRAM l'une interne et l'autre externe.

16.2.1. - DRAM interne.

Cette DRAM est affectée aux tâches suivantes :

- Buffer RAM
- Programme Mémoire pour le PU
- Options TOP et FLOF
- Distributions des informations telles que Heures, date etc.

16.2.2. - DRAM externe.

La DRAM externe est utilisée pour fournir l'espace nécessaire au stockage des pages télétexte aussi bien qu'à la table des requêtes.

Les transferts de données, appliquées sur la DRAM externe, sont bufferisés par la DRAM interne.


Les broches 32 à 35 assurent le transfert des données du CI MEGATEXTE vers la DRAM

Les adresses sont transférées par les broches 18-à 27. Colonne par la broche 37, Rangées par la broche 30. La broche 31 détermine la Lecture ou l'écriture (R/W).

17. IMAGE DANS L'IMAGE (PICTURE IN PICTURE) [PIP]

Ce circuit insère une petite image dans l'image principale. Cela permet au téléspectateur de visualiser d'autres programmes via la connexion péritélévision. Cette fonction est accessible par la télécommande. Le circuit PIP est attaqué par les signaux analogiques venant des entrées AV. L'utilisateur peut gérer la position sur l'écran. L'étage PIP est contrôlé par le BUS I²C 3. Les circuits utilisés sont de fabrication Philips et Siemens, ils délivrent une image à 100Hz en RGB.

PIP Circuit



17.1. - Fonction.

Le signal composite CVBS, PAL, SECAM, et NTSC, est appliqué au circuit décodeur pour fournir Y, R-Y, et B-Y. Le circuit SDA9187 numérise le signal sur 6 bits pour la luminance et 4 bits pour la chrominance.

Le SDA9189 sépare la composante vidéo requise pour le PIP du signal principal l'information est stockée dans une mémoire puis relue au moment choisi.

La chrominance est interpolée afin de donner la meilleure qualité.

Le signal RGB reconstitué sort du SDA9189 à 100Hz et est appliqué sur le CI TDA4780 situé


sur la PCB E. L'impulsion de blanking nettoie la partie de l'image source utilisée pour l'insertion.

17.2. - Concept de la compression d'image.

Deux tailles d'affichage sont disponibles 1/4 et 1/9. La compression s'effectue à partir des pixels et lignes visibles soit : 576 pixels et 252 lignes à partir desquels l'image 1/4 ou 1/9 sera réalisée.

La compatibilité 16 : 9. Le CI IC1841 rend possible l'insertion d'une image PIP 4 : 3 dans un format 16 : 9 et réciproquement.


Le facteur de compression est dépendant du mode d'affichage choisi.



Exemple

Format 1/9 Les 3 pixels consécutifs sur trois lignes consécutives sont additionnés pour former une valeur. Le résultat est stocké. La combinaison des 3 lignes et des 3 pixels passe dans le circuit d'interpolation ce qui réduit la perte de qualité.

L'image PIP est ramenée à 84 lignes et 192 pixels par ligne.



17.3. Traitement du signal.

Avec les CI Philips et Siemens utilisés, seule la partie compression et stockage sont numérisés, le reste du traitement est analogique.

♦ 1TDA9141 (IC1801)

Décodeur PAL SECAM et NTSC avec signal d'identif. PLL commutable, séparation de synchro et génération du Sandcastle.

♦ 2TDA4665 (IC1802)

Double L.A.R. de 64 μ S avec VCO à fréquence ligne.


♦ 3SDA9187 (IC1803)

3 Convertisseurs D/A sur 6 Bits parallèles, étage de Clamp des signaux d'entrée via le Sandcastle, circuit multiplex pour la chroma

♦ 4SDA9189 (IC1841) Générateur d'horloge via un PLL, Générateur d'image PIP sur 8 couleurs, PIP et POP avec 4 tailles d'insertion 1/4, 1/9, 1/16, et 1/36, Matrice mémoire compatible avec le format 16 : 9, matricage numérique pour créer les signaux RVB, Trois convertisseur D/A de sortie RGB.

17.4. - TDA9141 (IC1801).

Ce circuit est un décodeur multistandard, PAL, SECAM, et NTSC. A partir d'un signal CVBS il fournit les signaux Y, R-Y, B-Y, ainsi que le signal de Sandcastle broche 10, et la synchro verticale broche 11.



- ◆ **1 Etage de synchro.** Le signal CVBS de 1.5v est appliqué broche 26, puis il est partagé en deux voies. Pour la synchronisation, la composante vidéo est éliminée. Un compteur génère la synchro ligne et la synchro trame dans.

La sortie verticale fournit un signal rectangulaire de niveau TTL broche 11.

La partie à fréquence horizontale est utilisée pour asservir un PLL. Les deux signaux génèrent un signal de Sandcastle de 5Vpp broche 10

- ◆ **2) Voie Y** La voie Y contient une ligne à retard de compensation de groupe, ainsi qu'une trappe chroma. Elle ressort à 1.5Vpp du circuit de commutation broche 12 pour un usage ultérieur.

- ◆ **3) Voie Chroma** La partie chrominance contient les différents étages correspondant aux différents standards.

Le premier étage et l'ACC (Automatic Colour Control) est actif dans tous les standards

couleur d'entrée. Deux voies se présentent, la voie SECAM et la voie PAL et NTSC.

Voie PAL/NTSC : La chroma est extraite après être passée dans le P Passe Bande. Le PLL génère la sous-porteuse adéquate suivant les quartz connectés broche 30 et 31.(4.43Mhz et 3.58Mhz). Le signal est démodulé puis envoyé sur les circuits d'identification.

En NTSC le circuit de correction de teinte (HUE) est automatique afin de suivre la phase de la sous-porteuse, ce qui supprime le réglage manuel.

En SECAM luma et chroma sont séparées par le circuit cloche (Bell). Les deux signaux de différence de couleur D'R et D'B sont appliqués au circuit de désaccentuation puis démodulés. Les signaux Pal (U, V) et SECAM (D'R, D'B) ainsi que NTSC (I,Q) sont appliqués, du permutateur, via les broches 1 et 2, à la ligne à retard IC1801 (TDA9141). De la L.A.R ces signaux rentrent broches 3 et 4 puis ils ressortent broches 13 et 14 à 1.2Vpp.

17.5. - TDA4665 (IC1802).


Le TDA4665 est réservé au traitement SECAM. Il contient deux lignes à retard de $64\mu\text{S}$ et une porte ET

En PAL et NTSC la L.A.R. double l'amplitude du signal, ceci est dû à l'addition de deux lignes consécutives.

Pour cette raison, les signaux d'entrée font 0.8Vpp .

En SECAM la transmission séquentielle fait que chaque voie contient un signal direct et un signal retardé. Les signaux broches 14 et 16 font 2Vpp .

TDA4665 Internal wiring



17.6. - SDA9187 (IC1803).


Ensemble les CI SDA9189 et SDA9187 forment le PIP. Le SDA9187 numérise les signaux, Y, R-Y, B-Y qui rentrent en 23, 21, et 19 avec une amplitude d'environ 1.2Vpp. Ces signaux sont clampés en entrée avant l'attaque des convertisseurs numériques. Les tensions de référence des A/DC sont fixées par l'état des broches 20 (-1V) et 22 (-2V) ce qui détermine l'échelle de quantification. Les signaux de chroma numérisés sur 6bits sont multiplexés sur 4 bits. Afin de compenser le retard de groupe, la

voie Y est retardée par une L.A.R. réglable. Les signaux numériques générés sont disponibles broches 2 à 7 pour Y et broches 8 à 11 pour la chroma.

Les amplitudes de sorties sont conformes aux niveaux TTL.

Broche 15, le signal de Sandcastle permet le Clamp des signaux d'entrée et l'ajustement de la L.A.R..

Il permet le calage du VCO interne à 13.5MHz servant à la numérisation. La sortie de l'horloge, broche 12, est à niveau TTL.



17.7. - SDA9189 (IC1841).

Les signaux numériques sont appliqués pour la luma, broches (25 à 30), et pour la chroma, broches (21 à 24). La chrominance est démultiplexée afin de revenir au signal original.

Luminance et Chrominance passent dans le circuit de décimation. Le signal, aux dimensions du PIP, est stocké dans la mémoire d'image contrôlée par l'étage Read-In prévu à cet effet.

Cet étage est contrôlé par, HSI broche 32, VSI broche 1 et L'horloge, broche 20 (13.5MHz).

L'extraction est réalisée par l'étage Read-out contrôlé par H-Synch, broche 15 et V-synch broche 16. Ces signaux viennent d'IC1843.

IC1843 permet de sélectionner entre 50Hz et 100Hz. Dans le cas d'un balayage 50Hz la synchro Horizontale et la synchro Verticale viennent de la PCB-E, via le connecteur G3, (broches 6 et 7) et sont appliquées sur les broches 2 et 5 d'IC1843.

Dans le cas d'un balayage 100Hz la synchro Horizontale et la synchro Verticale viennent de la PCB-F, via la PCB-E, vers la PCB-G, sur le connecteur G2 broches 7 et 8, et sont appliquées sur les broches 1 et 3 de IC1843.

La commutation vient de la broche 1 d'IC1801.

Elle est appliquée broche 9 et 10 d'IC1843 via Q1836.

IC1843 applique aussi le signal de commutation rapide (Fast Blanking), broche 14 d'IC1841.

Ce signal prévient le CI vidéo IC603 de la sélection d'une image PIP.

Comme les images PIP peuvent être aussi bien à 50Hz qu'en 100Hz, il est nécessaire que la mémoire s'adapte aux changements de balayage, tant au niveau des différentes synchros, que de l'inscription et de l'extraction.

Les diverses variations d'horloge sont gérées par le circuit PLL broche 2 et 3. Vu la réduction de spectre de la chrominance, celle-ci passe au travers d'un circuit d'interpolation. Le signal est ensuite transmis au circuit de dématricage RGB.

Les signaux RGB, broches 8, 9 et 10 (1Vpp), sont dirigés vers IC603 PCB-E via le connecteur G2.


Le BUS I²C permet de gérer la taille de l'insertion.

Le gèle de l'image insérée.

La position de l'image et autre PIP ou POP.

17.7.1. - Modes PIP.


Les différents modes PIP valables sont visualisés à la fin du manuel Technique.



18. - TRAITEMENT AUDIO.

Comme dans le châssis Euro2 le circuit MSP3410 permet de démoduler les signaux FM mono / stéréo, AM, ainsi que les signaux NICAM.

18.1 Introduction



Le MSP3410 est à même de démoduler une large gamme de standards.

Système TV	Position de la Sous-Porteuse	Type de modulation	Système couleur	Pays
B/G	5.5/5.74	FM-Stéréo	PAL	Allemagne
B/G	5.5/5.85	FM-Mono/NICAM	PAL	Scandinavie Espagne
L	6.5/5.85	AM-Mono/NICAM	SECAM	France
I	6.5/6.552	FM-Mono/NICAM	PAL	Angleterre
D/K	6.5	FM-Mono	SECAM	Europe de l'Est
M	4.5 (Not Used)	FM-Mono	NTSC	USA
Satellite	6.5 7.02/7.2 (Not Used)	FM-Mono FM-Stéréo	PAL PAL	Europe (Astra) Europe (Astra)

Le MSP3410 démodule numériquement et simultanément les signaux NICAM stéréo les signaux FM-Mono. Dans le cas d'une réception AM le signal issu de la FI est appliqué sur l'entrée Mono du MSP3410.

Le MSP3410 offre les avantages suivants :

1. Deux entrées sélectionnables analogiques.
2. Contrôle de gain automatique (AGC) sur les entrées ANA_IN.
3. Convertisseur A/D intégré pour les entrées I.F.
4. Filtrage de modulation et démodulation sont intégrés au MSP.
5. Commutation simple entre les deux sous-porteuses NICAM.
6. Pas de filtre extérieur.
7. Une seule Horloge à Quartz (18.432KHz).
8. Détection de la sous-porteuse FM commandant le Muting.


Les Caractéristiques sont les suivantes :

1. Facilité dans la sélection des sources audios.
2. Réalisation de tous les systèmes de désaccentuations sans composants extérieurs.
3. Identification, décodage, dématricage, numériques.
4. 4Traitement numérique des réglages de Volume, Grave, Aigu et pseudo-stéréo.


18.1.1. - Architecture du MSP3410.

Le Msp3410 peut se diviser en trois blocs.

1. Démodulation et décodage .



18.2. - Etage démodulateur.



18.2.1. - Entrées analogiques ANA_IN1, ANA_IN2.

La FI son venant du pack FI (PCB-E) est appliquée broche 13 d'E22 .

Cette FI, qu'elle soit NICAM ou bien Stéréo FM, est appliquée broche (58 ANA_IN1).

Dans le cas d'une FI D/K, celle-ci, via 14 d'E22, est appliquée sur la broche 60 (ANA_IN2).

La sélection entre les deux entrées se fait par l'intermédiaire du BUS I²C, broches 9 et 10 du MSP.

Dans le cas d'une réception AM, la FI est d'abord démodulée par le circuit de FI puis appliquée sur le MSP, broche 55 (Mono), via 15 d'E22.

Le système NICAM (Near Instantaneous Compand Audio Multiplex) peut être transmis avec un canal FM déjà existant. Dans ce cas trois modes de fonctionnement possibles :

1)NICAM Stéréo ou Bilingue.

2)FM Mono.

Les informations concernant la qualité de la transmission NICAM, sont transmises par le BUS I²C 2. Dans le cas d'une mauvaise qualité de signal (Bit d'erreur important) le µP peut décider de commuter sur le signal MONO FM.

Dans le cas d'une réception de type Wagner (FM Stéréo), la transmission se compose de deux sous-porteuses. L'une de ces sous-porteuses contient un signal à 54.7KHz modulé en amplitude.

Trois cas se présentent :

Mono : Pas de modulation.

Stéréo : Modulé par du 117.5Hz.

Bilingue : Modulé par du 274.1Hz.

Ces fréquences sont transmises au circuit d'identification du MSP3410, qui sélectionnera l'un des trois modes. Lorsqu'un signal NICAM/FM, ou FM stéréo, est appliqué sur le MSP3410, celui-ci passe dans un circuit d'AGC analogique, qui optimise l'amplitude du signal, avant l'attaque du convertisseur A/D. A la sortie du convertisseur le signal est partagé en deux voies.

1SIF voie 1.

Cette voie est utilisée pour traiter le signal NICAM et la FM stéréo sous-porteuse N°2 (5.74MHz).

2SIF voie 2.

Cette voie est utilisée pour traiter le signal FM mono ou la FM stéréo sous-porteuse N°1 (5.5MHz).

18.2.2 - Horloge

Afin de traiter le signal un quartz à 18.342MHz est connecté broche 62, 63 du MSP. Ce signal verrouille l'échantillonnage du signal NICAM.

18.2.3 - Etage démodulation.

Le signal numérisé est dirigé vers des circuits mélangeurs en quadrature. Deux circuits programmables sont présents, l'un pour le signal NICAM, l'autre pour la FM mono. La bande passante est de 9MHZ. A partir du signal sortant du mélangeur en quadrature, un filtre passe bas programmable permet de traiter les deux standards du NICAM. De la sortie du filtre passe bas, les signaux sont appliqués sur le circuit démodulateur puis aiguillés sur deux voies suivant le type de signal.

Le signal NICAM est appliqué sur le décodeur QPSK. Le flux de Bits est de 728kbits/s, il est appliqué au décodeur NICAM.

Le signal FM est appliqué sur un circuit différenciateur permettant de différencier les phases du signal.

18.2.4 .- Décodeur NICAM.

Avant de décoder le signal NICAM, le MSP3410 doit verrouiller la trame NICAM en se synchronisant sur le Frame Alignment Word (FAW).

Pour reconstruire l'échantillonnage original, le flux de bits doit être désembrouillé, désentrelacé et rééchantillonné afin de détecter les codes d'erreurs et effectuer les corrections qui s'imposent.

Les diverses commutations, Mode NICAM, Code d'erreur, vont du circuit NICAM vers le µP via le BUSI²C2 afin d'être exploités sous forme d'OSD par l'utilisateur.

A partir de la sortie du décodeur NICAM les signaux numériques Gauche et Droite sont appliqués sur l'étage DFP.

18.2.5. - Traitement FM.

Après que le signal FM ait été démodulé, le signal est appliqué sur un circuit de Muting .

Si aucun signal FM n'est détecté sur la voie 2 du MSP, la voie FM1 est coupée.

Si aucun signal FM2 n'est détecté sur la voie 1, la sortie sera coupée.

A partir de la sortie du circuit de muting, après être passé dans le filtre passe bas, le signal est appliqué sur le DFP. Le signal AM ou FM est décimé pour ramener l'échantillonnage à 32KHz. Sachant que la bande passante est limitée à 15KHz.

18.2.6. - Traitement de base de signal Audio.

L'étage DFP regroupe les fonctions suivantes :

1. Pré-traitement en entrée
2. Sélection de canal
3. Après-traitement en sortie

Le circuit d'entrée de Pré-traitement prépare les différents signaux venant des sources différentes afin que ceux-ci soient standardisés à l'entrée des commutations de canal.

Les signaux sont réglés en volume par le pré-diviseur, avant d'être désaccentués.


Lors de la transmission d'un signal FM stéréo la sous-porteuse 1 est composée des signaux $G + D/2$, pendant que la deuxième sous-porteuse ne comporte que le signal de voie droite (R). Afin de restituer le message stéréo le signal $D/2$ doit être retiré de la voie G, ceci est réalisé dans le circuit de matricage FM.

En ayant ramené tous les signaux d'entrées à un niveau standard, il est possible alors de les


distribuer sur les sorties désirées. Toutes les entrées et sorties peuvent être traitées simultanément à l'exception de la voie FM2 qui ne peut être traitée en même temps que le signal NICAM. En effet NICAM et FM2 utilisent la même voie de traitement (canal 1) au niveau du démodulateur.

18.2.7. - Traitement AM et SCART.

Le signal AM, démodulé par l'étage FI, est appliqué sur le MSP broche 55. Le signal AM est sélectionné par le circuit de commutation source interne, qui permet de choisir entre les sources SCART broche 52 et 53. Le signal audio est alors appliqué sur deux convertisseurs A/D, avant d'être envoyé sur le circuit DFP. Après avoir été appliqué au circuit DFP, le signal est dirigé sur l'étage, de pré-division mentionné précédemment, qui permet de régler le volume afin d'équilibrer les niveaux des différentes sources.



18.3. - Sortie Audio.



18.3.1. - Voie Loudspeaker du MSP.

Lorsque le type de source choisi est en FM stéréo le signal est appliqué sur un circuit de séparation, dans les autres cas ce circuit est Off. Ensuite ce signal est appliqué sur les circuits de correction Grave, Aigu, Infra Grave et Effet spatiale

18.3.2. - Réglages : Graves Aigus.

Les graves et les aigus sont réglables par deux filtres ajustables de + ou - 10dB, visibles via l'OSD. La modification du volume dû à l'action sur ces réglages est contrôlée par la programmation interne qui limite le volume afin d'éviter les écrêtages du signal.

18.3.3. Infra Grave (Loudness).

Le circuit de Loudness augmente le volume des signaux hautes et basses fréquences, en laissant les signaux constants autour de 1KHz.


18.3.4. - Effet Spatial.

L'effet spatial dépend du type de source. Si la source est Mono on obtient une Pseudo Stéréo. Dans le cas d'une source stéréo, l'effet spatial demeure. Sa mise en service se visualise via l'OSD.

1) Effet de Pseudo Stéréo.

Le signal Mono est appliqué sur un filtre passe bande et devient la voie Gauche.

La voie gauche sort en opposition de phase. La voie mono et la voie gauche déphasée sont sommées pour fournir la voie droite.




2) Effet d'Ambiance stéréo.

Le système est basé sur l'addition des fréquences moyennes déphasées d'une voie avec l'autre et réciproquement. Après être passé dans les différents circuits de réglage (grave, aigu, etc.), le signal est appliqué sur les circuits, de volume et de balance. Tous ces réglages sont supportés par la télécommande I.R. dont l'action est visible sur l'écran via l'OSD. Le signal sort du MSP3410, broches 28 et 29. Ensuite, via les émetteurs / suiveurs Q2003 et Q2004, le signal est appliqué sur le connecteur E14 si le circuit Dolby équipe le châssis.

Dans le cas contraire le signal audio alimente les amplificateurs de puissance IC252 et IC251. En plus des signaux gauche et droite, le signal de grave est généré via R2316 et R2316 qui additionnent les deux voies.

Le signal résultant est appliqué sur deux amplif-op (IC2302), puis sur l'amplificateur IC2301, vers le HP de grave via E24.



18.3.5. - Sortie casque.

Comme dans le châssis EURO2 la sortie casque est indépendante de la sortie principale. Les signaux, gauche droite, issus des broches 25 et 26 du MSP3410 sont dirigés vers la sortie casque. L'avantage est de disposer d'un volume indépendant. Il n'y a pas, dans cet étage, de réglage de grave, d'aigu et d'effet spatial ou de balance.

Les sorties du MSP3410 passent par deux émetteurs / suiveurs, Q2001 et Q2002 vers E9, pour aller vers la PCB-M en face avant du Téléviseur.

18.3.6. - Sortie A.V. (SCART).


Le signal affecté aux circuits des prises SCART suit le même trajet que celui de la prise casque. Le signal audio sort broche 33 et 34 du MSP3410, il est dirigé vers la PCB-H puis appliqué sur les broches 8 et 17 du commutateur A.V. IC3101. A partir de là, le signal peut être dirigé, sur n'importe quels types de sorties.

19. COMMUTATIONS AUDIO / VIDEO.

La commutation des signaux vidéos, luminance et chrominance, est réalisée par IC3102, TDA6415.

Ce CI se compose, d'une matrice de commutation à 8 entrées, de 5 sorties à niveaux fixes et une à niveau variable. La commutation est réalisée par le BUS I²C2, broche 2 et 4. Cela permet d'avoir

un nombre multiple d'entrées et de sorties en même temps.



La commutation des signaux audios se réalise de la même manière que pour les signaux vidéos. Le CI IC3101 TDA6420 se compose de deux matrices (G / D) à 5 entrées et 4 sorties sélectionnables par le BUS I²C2 broches 23 et 24..

